PATENT COOPERATION TREATY

From the INTERNATIONAL BUREAU

PCT

NOTIFICATION OF ELECTION

(PCT Rule 61.2)

Commissioner
US Department of Commerce
United States Patent and Trademark
Office, PCT
2011 South Clark Place Room
CP2/5C24
Arlington, VA 22202

Date of mailing (day/month/year) 30 October 2000 (30.10.00)

in its capacity as elected Office

International application No.
PCT/JP00/01543

Applicant's or agent's file reference P21794-PO

ETATS-UNIS D'AMERIQUE

International filing date (day/month/year) 14 March 2000 (14.03.00) Priority date (day/month/year) 15 March 1999 (15.03.99)

Applicant

FURUTANI, Senichi

1.	The designated Office is hereby notified of its election made:
	X in the demand filed with the International Preliminary Examining Authority on:
	29 August 2000 (29.08.00)
	in a notice effecting later election filed with the International Bureau on:
	•
2.	The election X was
	was not
	made before the expiration of 19 months from the priority date or, where Rule 32 applies, within the time limit under Rule 32.2(b).

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer

R. Forax

Telephone No.: (41-22) 338.83.38

Facsimile No.: (41-22) 740.14.35


特許協力条約に基づいて公開された国際出願



WO00/55975 (51) 国際特許分類7 (11) 国際公開番号 **A1** H03M 13/27 (43) 国際公開日 2000年9月21日(21.09.00) JP, KR, US, 欧州特許 (AT, BE, CH, CY, DE, PCT/JP00/01543 (21) 国際出願番号 (81) 指定国 DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE) 2000年3月14日(14.03.00) (22) 国際出願日 添付公開書類 国際調査報告書 (30) 優先権データ 1999年3月15日(15.03.99) Ъ 特願平11/68407 (71) 出願人(米国を除くすべての指定国について) 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP] 〒571-8501 大阪府門真市大字門真1006番地 Osaka, (JP) (72) 発明者;および (75) 発明者/出願人(米国についてのみ) 古谷専一(FURUTANI, Senichi)[JP/JP] 〒574-0015 大阪府大東市野崎2-9-27 Osaka, (JP) (74) 代理人 弁理士 早瀬憲一(HAYASE, Kenichi) 〒564-0053 大阪府吹田市江の木町17番1号 江坂全日空ビル8階 早瀬特許事務所 Osaka, (JP)

(54)Title: BLOCK INTERLEAVE DEVICE, BLOCK DEINTERLEAVE DEVICE, BLOCK INTERLEAVE METHOD, AND BLOCK DEINTERLEAVE METHOD

(54)発明の名称 ブロックインタリーブ装置、ブロックデインタリーブ装置、ブロックインタリーブ方法、およびブロックデインタリープ方法



(57) Abstract

A block interleave device, a block deinterleave device, a block interleave method and a block deinterleave method, in which block interleave and block deinterleave are affected on a surface of a memory unit having a block of memory locations, wherein in order to reduce circuit area and power consumption, a comparative reference value for a comparator (123) in an address producer (103) for producing addresses for a memory unit (104) is set at a minimum value larger than L x M - 1, which appears in the output from a multiplier (111), thereby reducing the size of the comparator.

1 ブロックの記憶領域を持つ記憶装置1面でブロックインタリーブ, ブロックディンタリーブを行うブロックインタリーブ装置, ブロックディンタリープ装置, ブロックインタリープ方法およびブロックディンタリーブ方法において、より回路而積の削減および低消費電力化を実現するために、記憶装置104のアドレスを生成するアドレス生成装置103内の比較器123の比較基準値を、乗算器110出力に現れる、L×M-1よりも大きい最小の値にすることにより、比較器の規模を縮小するように、構成した。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

M2EST RABDEHMNRWRUDELNSTPEGo リア エスフフガ英ググガガギギギクハイアイイアイ日ケキャンスペイラボ国レルーンニリニロンンイスンイタ本ニル町 リア ン ダア ア ヤ・チリネラエ ラア アギ リア ン ダア ア ヤ・チリネラエ ラア スタ ア ア ヤ・チリネラエ ラア スタ ア ア マ タ ア ア ド ド ン タ

明 細 書

ブロックインタリーブ装置, ブロックデインタリーブ装置, ブロックインタリーブ方法, およびブロックデインタリーブ方法

5

10

技術分野

この発明は、衛星放送・地上波放送・ケーブル放送などのディジタル伝送及び ハードディスクなどの記憶装置の読み出し・書き込みにおいて必要とされるプロックインタリーブ装置、ブロックデインタリーブ装置、ブロックインタリーブ方法に関するものである。

背景技術

ブロックインタリーブはバースト誤りに対する対策として有効なものである。 これを、衛星放送を例にとって説明すると、地上の放送局からの電波は衛星に 送出され、衛星で中継されて、家庭に設けた衛星放送受信機によって受信される。 ここで、放送局から衛星を介して家庭に向けて送信された電波は、伝送経路中 で雷や雨等があると妨害を受け、その妨害を受けている間中、データに誤りが生 じてしまう。これがバースト誤りと言われるものである。

ディジタル伝送では予めエラー訂正用の情報が本来のデータに付加されてい 20 るので、各セグメントにおいて一定範囲内のピットの誤りであればこれを訂正す ることが可能であるが、バースト誤りのような連続した誤りはこれを訂正するこ とができない。

そこで、予め伝送すべきデータを時間的に分散させておくことにより(その一手法がブロックインタリーブである)、伝送の過程でバースト誤りが生じたとしても、受信側で予め分散されていたデータの時間的位置を復元する際に(その一手法がブロックデインタリーブである)、バースト誤りが分散され、個々のデータブロックでは誤りをエラー訂正可能な範囲のビット数に収まるようにすることができる。

このようなブロックインタリーブやブロックデインタリーブを行おうとすれ

ば、本来1プロック(I.×M データ)の記憶領域を持つ記憶装置2面を用いてこれらの記憶装置に書き込みと読み出しを交互に繰り返す処理が必要になるが、プロックインタリーブやブロックデインタリーブを小回路規模かつ低消費電力で実現できるものの1つとして、従来、例えば特表平8-511393号公報に示されたものがあった。

第13図はこの従来のプロックインタリーブの動作を模式的に示すものであり、ここでは、説明の簡単化のために、4行5列のデータに対し、ブロックインタリーブを行う場合を例にとって説明する。

この方式は、ブロックインタリーブ装置の記憶装置のアドレスが第13(a)図のように割り当てられているとすると、まず、アドレスの増加分REGを1とし、0→1→2→……→19の順で、すなわちそのアドレスが1ずつ増加する順に従ってデータを書き込んでゆく。次に、第13(b)図に示されているように、アドレスが5ずつ増加する順に従ってデータを読み出す。即ち、REGに5を乗じ、第13(a)図におけるアドレス0を初期値として、1人力データ毎に5増加するアドレスを順次生成するが、その際、アドレスが19(=4×5−1)を越えるとこの19による剰余をアドレスとして使用する。そして、この生成規則に従って生成したアドレスに従い、まず、第13(a)図において既に書き込まれているデータを、第13(b)図においてこの生成したアドレスの順に読み出し、その読み出しが終了した後に、第13(b)図において読み出しを行ったのと同じ順で同じアドレスに対しデータの書き込みを行なう。

次に、第13(c)図 に示されているように、このREGに対し5を乗じるが、その値25が19を越えるとこの19による剰余をREGの値として使用する。そして、第13(a)図 に示されているアドレスの配置を基準とし、そのアドレス を初期値として、第13(c)図 において1入力データ毎に6(=25-19)増加するアドレスを順次生成し、アドレスが19(=4×5-1)を越えると、この19による剰余をアドレスとして使用することにより読み出しを行い、第1

3(c)図 においてその読み出しが終了した後に、読み出しを行ったのと同じ順で同じアドレスに対しデータの書き込みを行なう。

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し

を行い、読み出しを行ったのと同じ順で同じアドレスに対し書き込みを行ってゆけば、この例では第13(j)図 の時点において、第13(a)図 と同様のアドレスの順に戻る。

このような手順を繰り返すことにより、第14図に示すように、1ブロック(L ×M データ)の記憶領域を持つRAM202を用いてブロックインタリーブを行うことが可能である。これはRAM制御装置200による書き込み読み出し制御、およびアドレス生成装置201により生成するアドレスを上述のように工夫することにより実現しているものである。

この従来例のブロックインタリーブ装置におけるアドレス生成規則は以下の 10 通りである。

即ち、n番目のアドレスを Ab(n) 、記憶装置の行の数をL 、列の数をM 、b を 0 以上の整数、x を 0 以上 b 以下の任意の整数とすると、

 $Ab(n) = (Ab(n-1) + M**(b-x)) \mod (L \times M-1) \cdots (1)$ $\pm c$, REG = $(M**(b-x)) \mod (L \times M-1)$

15 ただし、Ab(0) = 0とする。また、**はべき乗を表わす。

また、このようにしてブロックインタリーブを行ったデータに対しブロックディンタリーブを行うには、ブロックデインタリーブ装置の記憶装置のアドレスが第13(k)図のように割り当てられているとすると、まず、REGを1とし、0→1→2→……→19の順で、すなわちそのアドレスが1ずつ増加する順に従ってデータを書き込んでゆく。次に、第13(l)図に示されているように、アドレスが4ずつ増加する順に従ってデータを読み出す。即ち、REGに4を乗じ、第13(k)図におけるアドレス0を初期値として、1入力データ毎に4増加するアドレスを順次生成するが、その際、アドレスが19(=4×5−1)を越えるとこの19による剰余をアドレスとして使用する。そして、この生成規則に従って生成したアドレスに従い、まず、第13(k)図において既に書き込まれているデータを、第13(l)図においてこの生成したアドレスの順に読み出し、その読み出しが終了した後に、第13(l)図において読み出しを行ったのと同じ順で同じアドレスに対しデータの書き込みを行なう。

次に、第13(m)図 に示されているように、このREGに対し4を乗じるが、

その値が19を越えるとこの19による剰余をREGの値として使用する。この 場合REGの値16は19以下であるので、この値16をそのままREGの値と して使用する。

そして、第13(k)図 に示されているアドレスの配置を基準とし、そのアドレスのを初期値として、1入力データ毎に16増加するアドレスを順次生成し、アドレスが19(=4×5-1)を越えるとこの19による剩余をアドレスとして使用することにより読み出しを行い、第13(m)図 において読み出しが終了した後に、読み出しを行ったのと同じ順で同じアドレスに対しデータの書き込みを行なう。

10 以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出しを行い、読み出しを行ったのと同じ順で同じアドレスに対し書き込みを行ってゆけば、この例では第13(t)図 の時点において、第13(k)図 と同様のアドレスの順に戻る。

このような手順を繰り返すことにより、第14図に示すように、1ブロックの 15 記憶領域を持つRAM202を用いてブロックデインタリーブを行うことが可 能である。これはRAM制御装置200による書き込み読み出し制御、およびア ドレス生成装置201により生成するアドレスを上述のように工夫することに より実現しているものである。

この従来例のブロックデインタリーブ装置におけるアドレス生成規則は以下 20 の通りである。

 $Ab(n) = (Ab(n-1) + L**(b-x)) \mod (L \times M-1) \cdots (2)$ また、REG= $(L**(b-x)) \mod (L \times M-1)$ ただし、Ab(0) = 0とする。

この式(2) は式(1) のMをLに変更したものである。

25 従来のブロックインタリーブ装置およびブロックディンタリーブ装置は以上のように構成されており、上述のように1ブロックの記憶領域を持つ記憶装置1面のみを用いてブロックインタリーブおよびブロックディンタリーブを行うことができ、装置の省面積化、および低消費電力化を実現できるものである。

しかしながら、このようなプロックインタリーブ装置やプロックディンタリー

ブ装置は、コストや消費電力の観点から、より小面積で低消費電力であることが 望ましく、回路面積のより省面積化やさらなる低消費電力化の実現が要請されて いた。

本発明は、記憶装置の制御装置を最適化することにより、回路面積のより省面 積化や、より低消費電力化を実現できるブロックインタリーブ装置、ブロックデ インタリーブ装置、ブロックインタリーブ方法、およびブロックデインタリーブ 方法を得ることを目的とする。

発明の開示

本願の請求の範囲第1項の発明に係るブロックインタリーブ装置は、 10 (L×M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶 手段と、該記憶手段に対し、ブロックインタリーブすべき(L×M) 個のデー タを単位とするブロックを書き込み, 読み出す際のアドレスを生成するアドレ ス生成手段と、該アドレス生成手段により生成されたアドレスを用いて、上記記 憶手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制 15 御を行う制御手段とを備え、上記アドレス生成手段は、ブロック番号 b のブロッ クが入力される毎に、α (αは2以上の整数)とM の(b-x) 乗 (x は0 以上b以 下の整数、b は 0 以上の整数) との乗算結果を生成する乗算手段と、上記乗算手段 による乗算結果と比較基準値L×M-1との大小を比較する第1の比較手段を有し、 その比較結果に基づき上記乗算結果より可能な限り上記 L×M-1 を減算して上記 .20 乗算結果のオーバーフローを抑えることにより上記ブロック番号 b のブロックに 対するアドレスの増分値 REG を出力する第1のオーバーフロー処理手段と、ブロ ック番号bのブロックが入力される毎に、上記第1のオーバーフロー処理手段に より出力されるアドレスの増分値 REG に対し、上記ブロック番号 bの n-1 番目 (n は 1 以上 L×M-1 以下の整数) のアドレス Ab(n-1)を順次加算することにより上 ...25 記ブロック番号 b のブロック内の n 番目のアドレス Ab(n)を順次生成する加算手 段と、上記加算手段による加算結果と比較基準値 L×M-1 との大小を比較する第 2 の比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L ×M-1 を減算して上記加算結果のオーバーフローを抑えることにより上記記憶手

段に対し実際に供給するアドレスを出力する第2のオーバーフロー処理手段とを有し、上記第1の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記 L×M - 1 に代えて、上記乗算結果に含まれる,上記 L×M-1 を越える最小値Aを上記比較基準値として使用し、大小比較を行うようにしたものである。

本願の請求の範囲第1項の発明に係るプロックインタリーブ装置は、記憶手段に対する書き込み読み出しを行う際に、上述のようなアドレス生成を行うことにより、1プロックの記憶領域を持つ記憶手段1面でのプロックインタリーブ動作を可能とし、かつアドレス生成手段の回路規模を縮小可能とする。

本願の請求の範囲第2項の発明に係るプロックインタリーブ装置は、(L× 10 M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶手段と、 該記憶手段に対し、ブロックインタリーブすべき (L×M) 個の データ を 単 位とするブロックを書き込み、読み出す際のアドレスを生成するアドレス生成 手段と、該アドレス生成手段により生成されたアドレスを用いて、上記記憶手段 が上記データの書き込みおよび読み出しを切り替えて行うように動作制御を行 15 う制御手段とを備え、上記アドレス生成手段は、ブロック番号 b(b は l 以上の整 数) のブロックに対するアドレスの増分値 REG(b)を記憶するアドレス増分値記憶 手段と、ブロック番号()のブロックに対するアドレスの増分値 REG(0) として α (αは2以上の整数)を上記アドレス増分値記憶手段に初期設定する第1の初期 値設定手段と、上記アドレス増分値記憶手段の記憶出力値 REG(c)(c=b-1)に対しM 20 を乗算する乗算手段と、上記乗算手段による乗算結果と比較基準値 L×M-1 との 大小を比較する第1の比較手段を有し、その比較結果に基づき上記乗算結果より 可能な限り上記 L×M-1 を減算することにより、 α ×M**(b-x) m o d (L ×M-1)に相当する演算(**はべき乗、modは剰余、xは0以上b以下の 整数)を行って、オーバーフローを抑えるとともに、上記演算結果をブロック番 25 号bのブロックに対するアドレスの増分値REG(b)として上記アドレス増分値記憶 手段に出力する第1のオーバーフロー処理手段と、ブロック番号 b(b は 1 以上の 整数)のブロックの中のn番目(nは1以上L×M-1以Fの整数)のアドレス Ab(n)を記憶し上記記憶手段のアドレス入力に出力するアドレス記憶手段と、ブ

ロック番号 b のブロックに対する 0 番目のアドレス Ab(0)を上記アドレス記憶手段に初期設定する第 2 の初期値設定手段と、上記アドレス記憶手段の記憶出力値 Ab(p)に対し (p=n-1)上記アドレス増分値記憶手段からのアドレスの増分値 REG(b)を加算する加算手段と、上記加算手段による加算結果と比較基準値 L×M-1 との大小を比較する第 2 の比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1 を減算することにより (Ab(n-1)+α×M**(b-x)) mod (L×M-1)に相当する演算を行って上記加算結果のオーバーフローを抑えるとともに、上記演算結果をブロック番号 b のブロックに対する第 n番目のアドレス Ab(n)として上記アドレス記憶手段に出力する第 2 のオーバーフロー処理手段とを有するものであり、上記第 1 の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記 L×M-1 に代えて、上記乗算結果に含まれる、上記 L×M-1 を越える最小値 Aを上記比較基準値として使用し、大小比較を行うようにしたものである。

本願の請求の範囲第2項の発明に係るブロックインタリーブ装置は、記憶手段 15 に対する書き込み読み出しを行う際に、上述のようなアドレス生成を行うことに より、1ブロックの記憶領域を持つ記憶手段1面でのブロックインタリーブ動作 を可能とし、かつアドレス生成手段の回路規模を縮小可能とする。

本願の請求の範囲第3項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、上記第1の初期値設定手段は、上記αを発生する第1の定数発生手段と、リセット信号の投入時に上記第1の定数発生手段からの上記αを選択し上記アドレス増分値記憶手段に出力する第1のセレクタとを有するものであり、上記第1のオーバーフロー処理手段は、上記乗算手段の出力と上記アドレス増分値記憶手段の出力とを入力とし、上記各ブロックの先頭において該乗算手段の出力を選択し、それ以外の期間は上記アドレス増分値記憶手段の出力を選択し、それ以外の期間は上記アドレス増分値記憶手段の出力を選択する第2のセレクタと、上記第2のセレクタの出力と上記比較基準値へとを比較する第1の比較手段と、上記第2のセレクタの出力より上記し×M-Jを減算する第1の減算手段と、上記第2のセレクタの出力と上記第1の減算手段の出力を選択し、上記第2のセレクタの出力が上記比較基準値以上の場合上記第1の減算手段の出力を選択し、上記第2のセレクタの

15

20

25

出力が上記比較基準値未満の場合該第2のセレクタの出力を選択する第3のセレクタとを有し、リセット信号の非投入期間に上記第1のセレクタを介して上記第3のセレクタの出力を上記アドレス増分値記憶手段に出力するようにしたものである。

本願の請求の範囲第3項の発明に係るブロックインタリーブ装置は、上述のような第1の初期値設定手段、第1のオーバーフロー処理手段の構成とすることにより、剰余を求めることが可能な時点で直ちに剰余を求めてからMの乗算を行うことにより、等価的にMの値をべき乗して剰余を求めるようにしており、このため、乗算および剰余の算出に時間を要さず、低速な演算でもアドレス生成を可能とする。

本願の請求の範囲第1項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、上記第1の比較手段は、上記比較基準値として、上記 L×M-1 を越える最小値Aに代えて、L×M-1<B<Aを満たし、かつ該比較手段を構成する論理ゲート数が最小になるように選定した値Bを使用するようにしたものである。

本願の請求の範囲第4項の発明に係るブロックインタリーブ装置は、上述のような比較基準値を使用することにより、第1の比較手段の回路面積をより縮小可能とし、このためアドレス生成手段の回路規模をより縮小可能とする。

本願の請求の範囲第5項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、上記第2の初期値設定手段は、値0を発生する第2の定数発生手段と、リセット信号の投入時に上記第2の定数発生手段からの値0を選択し上記アドレス記憶手段に出力する第4のセレクタとを有するものであり、上記第2のオーバーフロー処理手段は、上記加算手段の出力と比較基準値L×M-1とを比較する第2の比較手段と、上記加算手段の出力より上記比較基準値 L×M-1を減算する第2の減算手段と、上記加算手段の出力と上記第2の減算手段の出力を選択し、上記加算手段の出力が上記比較基準値以上の場合上記第2の減算手段の出力を選択し、上記加算手段の出力が上記比較基準値以上の場合上記第2の減算手段の出力を選択し、上記加算手段の出力が上記比較基準値未満の場合該加算手段の出力を選択し、上記加算手段の出力が上記比較基準値未満の場合該加算手段の出力を選択し、上記加算手段の出力が上記比較基準値未満の場合方に変更を通過である。

25

タの出力を上記アドレス記憶手段に出力するようにしたものである。

本願の請求の範囲第5項の発明に係るブロックインタリーブ装置は、上述のように構成したことにより、第1のオーバーフロー処理手段に比べ第2のオーバーフロー処理手段の構成が簡略化され、このためアドレス生成手段の回路規模をより縮小可能とする。

本願の請求の範囲第6項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、前記αと L×M-1 との間に公約数が存在しないように、これらの値を設定するようにしたものである。

本願の請求の範囲第6項の発明に係るブロックインタリーブ装置は、上述のよ 10 うに構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶手段、 アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブ を行うことを可能とする。

本願の請求の範囲第7項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、前記αとMの(-x)乗が等しくないように、これらの値を設定するようにしたものである。

本願の請求の範囲第7項の発明に係るブロックインタリーブ装置は、上述のように構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

20 本願の請求の範囲第8項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、前記 α 、L、Mの値を、それぞれ α =20、L=8、M=203 としたものである。

本願の請求の範囲第8項の発明に係るブロックインタリーブ装置は、上述のように構成したことにより、アドレス生成手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

本願の請求の範囲第9項の発明に係るブロックインタリーブ装置は、請求の範囲第2項記載のブロックインタリーブ装置において、前記(L,M) の値を、L=96 × X(X=1,2,4), M=2, …, 13 あるいは M=2, …, 13, L=96 × X(X=1,2,4) の 7 2 通りの

いずれかの値としたものである。

本願の請求の範囲第9項の発明に係るブロックインタリーブ装置は、上述のように構成したことにより、アドレス生成手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

本願の請求の範囲第10頃の発明に係るブロックデインタリーブ装置は、(し ×M) 個のアドレス(し、Mは2以上の整数)が割り当てられた記憶手段 と、該記憶手段に対し、ブロックデインタリーブすべき(L×M)個のデータ を単位とするプロックを書き込み、読み出す際のアドレスを生成するアドレス 生成手段と、該アドレス生成手段により生成されたアドレスを用いて、上記記憶 10 手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制御 を行う制御手段とを備え、上記アドレス生成手段は、ブロック番号ものプロック が入力される毎に、 α (α は2以上の整数)としの(b-x) 乗 (x は0以上b以下 の整数、bは0以上の整数)との乗算結果を生成する乗算手段と、上記乗算手段に よる乗算結果と比較基準値 L×M-1 との大小を比較する第1の比較手段を有し、 15 その比較結果に基づき上記乘算結果より可能な限り上記LXM-Iを減算して上記 乗算結果のオーバーフローを抑えることにより上記ブロック番号bのブロックに 対するアドレスの増分値 REG を出力する第1のオーバーフロー処理手段と、プロ ック番号bのプロックが入力される毎に、上記第1のオーバーフロー処理手段に より出力されるアドレスの増分値 REG に対し、上記ブロック番号 b の n-1 番目 (n 20 は 1 以上 L×M-1 以下の整数) のアドレス Ab(n-1)を順次加算することにより上 記プロック番号 b のブロック内の n 番目のアドレス Ab(n)を順次生成する加算手 段と、上記加算手段による加算結果と比較基準値 L×M-1 との大小を比較する第 2の比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L ×M-1 を減算して上記加算結果のオーバーフローを抑えることにより上記記憶手 25 段に対し実際に供給するアドレスを出力する第2のオーバーフロー処理手段と を有し、上記第1の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比 唆する際に、上記 L×M-1 に代えて、上記乗算結果に含まれる、上記 L×M-1 を越 える最小値Aを上記比較基準値として使用し、大小比較を行うようにしたもので

ある。

10

15

.20

25

本願の請求の範囲第10項の発明に係るブロックデインタリーブ装置は、記憶手段に対する書き込み読み出しを行う際に、上述のようなアドレス生成を行うことにより、1ブロックの記憶領域を持つ記憶手段1面でのブロックデインタリーブ動作を可能とし、かつアドレス生成手段の回路規模を縮小可能とする。

本願の請求の範囲第11項の発明に係るプロックデインタリーブ装置は、(L ×M) 個のアドレス (L, Mは2以上の整数) が制り当てられた記憶手段 と、該記憶手段に対し、ブロックデインタリーブすべき(L×M)個のデータ を単位とするプロックを書き込み、読み出す際のアドレスを生成するアドレス 生成手段と、該アドレス生成手段により生成されたアドレスを用いて、上記記憶 手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制御 を行う制御手段とを備え、上記アドレス生成手段は、ブロック番号 h(b は 1 以上 の整数) のブロックに対するアドレスの増分値 REG(b) を記憶するアドレス増分値 記憶手段と、ブロック番号0のブロックに対するアドレスの増分値 REG(0) として α (αは 2 以上の整数)を上記アドレス増分値記憶手段に初期設定する第 1 の初 期値設定手段と、上記アドレス増分値記憶手段の記憶出力値 REG(c)(c=b-1)に対 し L を乗算する乗算手段と、上記乗算手段による乗算結果と比較基準値 L×M-1 との大小を比較する第1の比較手段を有し、その比較結果に基づき上記乗算結果 より可能な限り上記 $L \times M-1$ を減算することにより、 $\alpha \times L * * (b-x) mod$ (L×M-1) に相当する演算(**はべき乗、modは剰余、x は 0 以上 b 以 トの整数)を行って、オーバーフローを抑えるとともに、上記演算結果をブロッ ク番号bのブロックに対するアドレスの増分値REG(b)として上記アドレス増分値 記憶手段に出力する第 1 のオーバーフロー処理手段と、 ブロック番号 b(b は 1 以 上の整数)のプロックの中のn番目(nは1以上L×M-1以下の整数)のアド レス Ab(n)を記憶し上記記憶手段のアドレス入力に出力するアドレス記憶手段と、 ブロック番号 b のブロックに対する0番目のアドレス Ab(0)を上記アドレス記憶 手段に初期設定する第2の初期値設定手段と、上記アドレス記憶手段の記憶出力 値 Ab(p)に対し(p=n-1)上記アドレス増分値記憶手段からのアドレスの増分値 REG(h)を加算する加算手段と、上記加算手段による加算結果と比較基準値 L×M-

1 との大小を比較する第2の比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1を減算することにより(Ab(n-1)+α×L**(b-x)) mod (L×M-1) に相当する演算を行って上記加算結果のオーバーフローを抑えるとともに、上記演算結果をブロック番号 b のブロックに対する第 n 番目のアドレス Ab(n)として上記アドレス記憶手段に出力する第2のオーバーフロー処理手段とを有するものであり、上記第1の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記 L×M-1 に代えて、上記乗算結果に含まれる、上記 L×M-1 を越える最小値Aを上記比較基準値として使用し、大小比較を行うようにしたものである。

10 本願の請求の範囲第11項の発明に係るブロックデインタリーブ装置は、記憶 手段に対する書き込み読み出しを行う際に、上述のようなアドレス生成を行うこ とにより、1ブロックの記憶領域を持つ記憶手段1面でのブロックデインタリー ブ動作を可能とし、かつアドレス生成手段の回路規模を縮小可能とする。

本願の請求の範囲第12項の発明に係るプロックデインタリーブ装置は、請求 の範囲第11項記載のブロックデインタリーブ装置において、上記第1の初期値 設定手段は、上記αを発生する第1の定数発生手段と、リセット信号の投入時に 上記第1の定数発生手段からの上記αを選択し上記アドレス増分値記憶手段に 出力する第1のセレクタとを有するものであり、上記第1のオーバーフロー処理 手段は、上記乗算手段の出力と上記アドレス増分値記憶手段の出力とを入力とし、 上記各ブロックの先頭において該乗算手段の出力を選択し、それ以外の期間は上 20 記アドレス増分値記憶手段の出力を選択する第2のセレクタと、上記第2のセレ クタの出力と上記比較基準値Aとを比較する第1の比較手段と、上記第2のセレ クタの出力より上記 L×M-1 を減算する第1の減算手段と、上記第2のセレクタ の出力と上記第1の減算手段の出力とを入力とし、上記第2のセレクタの出力が 上記比較基準値以上の場合上記第1の減算手段の出力を選択し、上記第2のセレ クタの出力が上記比較基準値未満の場合該第2のセレクタの出力を選択する第 3のセレクタとを有し、リセット信号の非投入期間に上記第1のセレクタを介し て上記第3のセレクタの出力を上記アドレス増分値記憶手段に出力するように したものである。

本願の請求の範囲第12項の発明に係るブロックデインタリーブ装置は、上述のような第1の初期値設定手段、第1のオーバーフロー処理手段の構成とすることにより、剰余を求めることが可能な時点で直ちに剰余を求めてからMの乗算を行うことにより、等価的にMの値をべき乗して剰余を求めるようにしており、このため、乗算および剰余の算出に時間を要さず、低速な演算でもアドレス生成を可能とする。

本願の請求の範囲第13項の発明に係るプロックデインタリーブ装置は、請求の範囲第11項記載のプロックデインタリーブ装置において、上記第1の比較手段は、上記比較基準値として、上記 L×M-1 を越える最小値Aに代えて、L×M-1 <B<Aを満たし、かつ該比較手段を構成する論理ゲート数が最小になるように選定した値Bを使用するようにしたものである。

本願の請求の範囲第13項の発明に係るブロックデインタリーブ装置は、上述のような比較基準値を使用することにより、第1の比較手段の回路面積をより縮小可能とし、このためアドレス生成手段の回路規模をより縮小可能とする。

15 本願の請求の範別第14項の発明に係るブロックデインタリーブ装置は、請求の範囲第11項記載のブロックデインタリーブ装置において、上記第2の初期値設定手段は、値0を発生する第2の定数発生手段と、リセット信号の投入時に上記第2の定数発生手段からの値0を選択し上記アドレス記憶手段に出力する第4のセレクタとを有するものであり、上記第2のオーバーフロー処理手段は、上記加算手段の出力と比較基準値L×M-1とを比較する第2の比較手段と、上記加算手段の出力より上記比較基準値L×M-1を減算する第2の減算手段と、上記加算手段の出力と上記第2の減算手段の出力とを入力とし、上記加算手段の出力が上記比較基準値以上の場合上記第2の減算手段の出力を選択し、上記加算手段の出力が上記比較基準値本満の場合該加算手段の出力を選択し、上記加算手段の出力が上記比較基準値本満の場合該加算手段の出力を選択する第5のセレクタとを有し、リセット信号の非投入期間に上記第4のセレクタを介して上記第5のセレクタの出力を上記アドレス記憶手段に出力するようにしたものである。

本願の請求の範囲第 1 4 項の発明に係るブロックデインタリーブ装置は、上述のように構成したことにより、第 1 のオーバーフロー処理手段に比べ第 2 のオーバーフロー処理手段の構成が簡略化され、このためアドレス生成手段の回路規模

15

をより縮小可能とする。

本願の請求の範囲第15項の発明に係るブロックデインタリーブ装置は、請求の範囲第11項記載のブロックデインタリーブ装置において、前記αと L×M-I との間に公約数が存在しないように、これらの値を設定するようにしたものである。

本願の請求の範囲第15項の発明に係るブロックデインタリーブ装置は、上述 のように構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶 手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックデイン タリーブを行うことを可能とする。

10 本願の請求の範囲第16項の発明に係るブロックディンタリーブ装置は、請求 の範囲第11項記載のブロックディンタリーブ装置において、前記αとLの(-x) 乗が等しくないように、これらの値を設定するようにしたものである。

本願の請求の範囲第16項の発明に係るブロックデインタリーブ装置は、上述のように構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことを可能とする。

本願の請求の範囲第17頃の発明に係るブロックデインタリーブ装置は、請求の範囲第11項記載のブロックデインタリーブ装置において、前記 α 、L、Mの値を、それぞれ α =20、L=8、M=203 とするようにしたものである。

20 本願の請求の範囲第17項の発明に係るブロックデインタリーブ装置は、上述のように構成したことにより、アドレス生成手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことを可能とする。

本願の請求の範囲第18項の発明に係るブロックデインタリーブ装置は、請求 25 の範囲第10項記載のブロックデインタリーブ装置において、前記(L,M) の 値を、L=96×X(X=1,2,4), M=2, …, 13 あるいは M=2, …, 13, L=96×X(X=1,2,4)の7 2 通りのいずれかの値としたものである。

本願の請求の範囲第18頃の発明に係るプロックディンタリーブ装置は、上述のように構成したことにより、アドレス生成手段を構成する第1の比較手段の面

積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、 ブロックデインタリーブを行うことを可能とする。

本願の請求の範囲第19項の発明に係るブロックインタリーブ方法は、(L× M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶手段に 対し、ブロックインタリーブすべき(L×M)個のデータを単位とするブロ ックを書き込み、読み出す際のアドレスを生成し、該生成されたアドレスを用い て、上記記憶手段が上記データの書き込みおよび読み出しを切り替えて行うよう に動作制御を行うことによりデータのブロックインタリーブを行う方法におい て、ブロック番号()のブロックに対しアドレスの増分値 REG としてα(αは2以 上の整数)を与え、以後プロック番号が1増すごとに増分値 REG にMを乗算した 10 ものを当該ブロックのアドレスの増分値 REG とする際、アドレスの増分値 REG が L×M-1を越えた場合、当該増分値 REG に代えてL×M-1による剰余 を 当 該 増分値として上記の処理を繰り返すことにより、 $\alpha \times M * * (b-x) m$ od (L×M-1) に相当する演算 (**はべき乗、modは剰余、x は 0 以上 b以下の整数)を行って、各ブロック毎のアドレスの増分値を求め、各ブロッ 15 クにおいて、アドレスの初期値として Ab(0)を設定し、以後当該ブロック のアドレスの増分値 REG を順次加算することにより当該ブロック内の各アドレス Ab(1)ないし Ab(n) (n は 1 以上 L×M-1以下の整数)を生成する際、アド レスがL×M-1を越えた場合当該アドレスに代えてL×M-1による 剰余を当該アドレスとして上記の処理を繰り返し、各ブロック内のアドレ 20 スを生成することにより、上記アドレス生成を実行し、かつ、上記アドレス の増分値を計算する際の剩余を求めるか否かの判定を、上記アドレスの増分値と 上記L×M-1との大小比較で判定する際、上記 I.×M-1に代えて、上記乗 算結果に含まれる、上記 L×M-1 を越える最小値Aを上記比較基準値として使用 し、大小比較を行う第1の比較手段を使用して行うようにしたものである。 25

本願の請求の範囲第19項の発明に係るブロックインタリーブ方法は、記憶手段に対する書き込み読み出しを行う際に、上述のようなアドレス生成を行うことにより、1ブロックの記憶領域を持つ記憶手段1面でのブロックインタリーブ動作を可能とし、かつアドレス生成手段の回路規模を縮小可能とする。

15

.20

25

本願の請求の範囲第20項の発明に係るブロックインタリーブ方法は、請求の範囲第19項記載のブロックインタリーブ方法において、上記第1の比較手段は、上記比較基準値として、上記L×M-1を越える最小値Aに代えて、L×M-1<B<Aを満たし、かつ該比較手段を構成する論理ゲート数が最小になるように選定した値Bを使用するようにしたものである。

本願の請求の範囲第20項の発明に係るブロックインタリーブ方法は、上述のような比較基準値を使用することにより、第1の比較手段の回路面積をより縮小可能とし、このためアドレス生成手段の回路規模をより縮小可能とする。

本願の請求の範囲第21項の発明に係るブロックインタリーブ方法は、請求の 範囲第19項記載のブロックインタリーブ方法において、前記αとL×M-1との 間に公約数が存在しないように、これらの値を設定するようにしたものである。

本願の請求の範囲第21項の発明に係るプロックインタリーブ方法は、上述のように構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

本願の請求の範囲第22項の発明に係るブロックインタリーブ方法は、請求の 範囲第19項記載のブロックインタリーブ方法において、前記αとMの(-x)乗が 等しくないように、これらの値を設定するようにしたものである。

本願の請求の範囲第22項の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止し、記憶手段、アドレス生成のための手段を最適化し、最小限の回路而積により、ブロックインタリーブを行うことを可能とする。

本願の請求の範囲第23項の発明に係るプロックインタリーブ方法は、請求の 範囲第19項記載のプロックインタリープ方法において、前記 α 、L、M の値を、 それぞれ α =20、L=8、M=203 とするようにしたものである。

本願の請求の範囲第23項の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、アドレス生成のための手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

本願の請求の範囲第 2 4 項の発明に係るブロックインタリーブ方法は、請求の範囲第 1 9 項記載のブロックインタリーブ方法において、前記(L,M) の値を、L= $96 \times X(X=1,2,4)$, M= $2, \cdots, 13$ あるいは M= $2, \cdots, 13$, L= $96 \times X(X=1,2,4)$ の 7 2 通りのいずれかの値とするようにしたものである。

本願の請求の範囲第21項の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、アドレス生成のための手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

本願の請求の範囲第25項の発明に係るブロックデインタリーブ方法は、(L ×M) 個のアドレス(L, Mは2以上の整数)が割り当てられた記憶手段 10 に対し、プロックデインタリーブすべき(L×M)個のデータを単位とする ブロックを書き込み、読み出す際のアドレスを生成し、該生成されたアドレス を用いて、上記記憶手段が上記データの書き込みおよび読み出しを切り替えて行っ うように動作制御を行うことによりデータのブロックデインタリーブを行う方 法において、ブロック番号 0のブロックに対しアドレスの増分値 REG として α (α 15 は2以上の整数)を与え、以後プロック番号が1増すごとに増分値 REG にLを乗 算したものを当該ブロックのアドレスの増分値 REG とする際、アドレスの増分値 REG が $L \times M - 1$ を越えた場合、当該増分値 REG に代えて $L \times M - 1$ による 剰余を当該増分値として上記の処理を繰り返すことにより、α×L**(b ー x) mod (L×M-1) に相当する演算(**はべき乗、modは剰余、x は 20 0 以上b以下の整数)を行って、各プロック毎のアドレスの増分値を求め、各 ブロックにおいて、アドレスの初期値として Ab(0)を設定し、以後当該 プロックのアドレスの増分値 REG を順次加算することにより当該プロック内の各 アドレス Ab(1)ない し Ab(n) (n は 1 以上 L×M- 1 以下の整数) を生成する 際、アドレスがL×M-1を越えた場合当該アドレスに代えてL×M-1 25 による剰余を当該アドレスとして上記の処理を繰り返し、各ブロック内の アドレスを生成することにより、上記アドレス生成を実行し、かつ、上記ア ドレスの増分値を計算する際の剰余を求めるか否かの判定を、上記アドレスの増 分値と上記L×M-1との大小比較で判定する際、上記 L×M-1に代えて、

上記乗算結果に含まれる。上記 L×M-1 を越える最小値 A を上記比較基準値として使用し、大小比較を行う第1の比較手段を使用して行うようにしたものである。

本願の請求の範囲第25頃の発明に係るブロックデインタリーブ方法は、記憶手段に対する書き込み読み出しを行う際に、上述のようなアドレス生成を行うことにより、1ブロックの記憶領域を持つ記憶手段1面でのブロックデインタリーブ動作を可能とし、かつアドレス生成手段の回路規模を縮小可能とする。

本願の請求の範囲第26項の発明に係るブロックデインタリーブ方法は、請求の範囲第23項記載のブロックデインタリーブ方法において、上記第1の比較手段は、上記比較基準値として、上記 L×M-1を越える最小値Aに代えて、L×M-1 < B < Aを満たし、かつ該比較手段を構成する論理ゲート数が最小になるように選定した値Bを使用するようにしたものである。

本願の請求の範囲第26項の発明に係るプロックデインタリーブ方法は、上述のような比較基準値を使用することにより、第1の比較手段の回路面積をより縮小可能とし、このためアドレス生成手段の回路規模をより縮小可能とする。

15 本願の請求の範囲第27項の発明に係るプロックデインタリープ方法は、請求 の範囲第25項記載のブロックデインタリープ方法において、前記αと L×M-1 との間に公約数が存在しないように、これらの値を設定するようにしたものであ る。

本願の請求の範囲第27項の発明に係るブロックデインタリーブ方法は、上述 20 のように構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶 手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックデイン タリーブを行うことを可能とする。

本願の請求の範囲第28項の発明に係るブロックデインタリーブ方法は、請求の範囲第25項記載のブロックデインタリーブ方法において、前記αとMの(-x) 乗が等しくないように、これらの値を設定するようにしたものである。

本願の請求の範囲第28項の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止し、記憶手段、アドレス生成のための手段を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことを可能とする。

15

本願の請求の範囲第 2.9 項の発明に係るブロックデインタリーブ方法は、請求の範囲第 2.5 項記載のブロックデインタリーブ方法において、前記 α 、L、Mの値を、それぞれ α =20、L=8、M=203 としたものである。

本願の請求の範囲第29項の発明に係るブロックデインタリーブ方法は、上述のように構成したことにより、アドレス生成のための手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックデインタリープを行うことを可能とする。

本願の請求の範囲第30頃の発明に係るブロックデインタリーブ方法は、請求の範囲第25項記載のブロックデインタリーブ方法において、前記 (L,M) の値を、 $L=96\times X(X=1,2,4)$ 、 $M=2,\cdots,13$ あるいは $M=2,\cdots,13$ 、 $L=96\times X(X=1,2,4)$ の72通りのいずれかの値とするようにしたものである。

本願の請求の範囲第30項の発明に係るブロックディンタリーブ方法は、上述のように構成したことにより、アドレス生成のための手段を構成する第1の比較手段の面積が低減し、記憶手段、アドレス生成手段を最適化し、最小限の回路面積により、ブロックディンタリーブを行うことを可能とする。

図面の簡単な説明

第1図は、本願発明の実施の形態1によるブロックインタリーブ装置の構成 を示すブロック図である。

20 第2図は、本願発明の実施の形態1によるブロックインタリーブ装置における 記憶装置の書き込み読み出し順の一例を示す図である。

第3図は、本願発明の実施の形態1によるブロックインタリーブ装置において 記憶装置が1面で済む点を示すブロック図である。

第4図は、本願発明の実施の形態1によるプロックインタリーブ装置における 25 アドレス生成装置の各部の信号波形を示す図である。

第5図は、従来のブロックインタリーブ装置の記憶装置の制御装置における比較器の構成を示す図である。

第6図は、木願発明の実施の形態1によるブロックインタリーブ装置の記憶装置の制御装置における比較器の構成を示す図である。

第7図は、本願発明の実施の形態2によるブロックデインタリーブ装置の構成 を示すプロック図である。

第8図は、本願発明の実施の形態2によるブロックデインタリーブ装置における記憶装置の書き込み読み出し順の一例を示す図である。

5 第9図は、本願発明の実施の形態2によるブロックデインタリーブ装置において記憶装置が1面で済む点を示すブロック図である。

第10図は、本願発明の実施の形態2によるブロックデインタリーブ装置にお けるアドレス生成装置の各部の信号波形を示す図である。

第11図は、従来のブロックデインタリーブ装置の記憶装置の制御装置におけ 10 る比較器の構成を示す図である。

第12回は、本願発明の実施の形態2によるブロックデインタリーブ装置の記憶装置の制御装置における比較器の構成を示す図である。

第13図は、従来のブロックインタリーブ装置およびブロックデインタリーブ 装置における記憶装置の書き込み読み出し順を示す図である。

15 第14図は、従来のブロックインタリーブ装置およびブロックデインタリーブ 装置において記憶装置が1面で済む点を示すブロック図である。

発明を実施するための最良の形態

(実施の形態1)

25

20 以下、本発明の実施の形態1について、図を用いて説明する。

本願発明によるブロックインタリーブ装置およびブロックインタリーブ方法 について説明する。

本実施の形態 1 のブロックインタリーブ装置およびブロックインタリーブ方法は、記憶装置のアドレス生成装置を最適化することにより、記憶装置の制御装置の面積あるいは消費電力をより低減できるようにしたものである。

第1図は本願発明の実施の形態1による, L×M データのブロックインタリーブを行うブロックインタリーブ装置を示すものである。第1図において、101は木ブロックインタリーブ装置によりブロックインタリープを行うべき入力データの入力端子、102はこのブロックインタリーブを行うべき入力データのブ

ロックの先頭入力データ毎に同期して入力され、値0でアクティブとなる先頭入 カデータ同期信号(NBLOCKSYNC信号)の人力端子、114は値0で本 ブロックインタリーブ装置を初期状態にリセットするリセット信号(NRST信 号)の入力端子、106は各入力データ毎に発生する同期信号の入力端子、11 6は各入力データ毎に発生する同期信号(クロック信号CLK)の2倍の周波数 のクロック信号CLK2の入力端子、112は同期信号入力端子106から入力 される同期信号に応じて記憶装置104を制御する制御装置であり、アドレス生 成手段により生成されたアドレスを用いて、記憶手段がデータの書き込みおよび 読み出しを切り替えて行う制御手段に相当する。103は入力端子106から入 力される同期信号(CLK信号)、入力端子102から入力される先頭人力デー 10 - 夕同期信号 (NBL⊖CKSYNC信号) および入力端了 1 1 4 から入力される リセット信号(NRST信号)に基づいて記憶装置101のアドレスを生成する アドレス生成装置であり、記憶手段に対し、ブロックインタリーブすべき (Lx M) 個のデータを単位とするブロックを書き込み、読み出す際のアドレスを生成 するアドレス生成手段に相当する。120はこのアドレス生成装置103が生成 15 したアドレスを出力する出力端子、104は記憶装置(記憶手段)であり、(L ×M)個のアドレスが割り当てられ、制御装置112の制御により、アドレス生 成装置103により生成されたアドレスに入力端子101からの入力データを **書き込み、これを読み出すことによりブロックインタリーブを行うものである。** 20 また、ADは記憶装置104のアドレス入力端子、DIは記憶装置104のデー タ入力端子、NWEは記憶装置104のライトイネーブル入力端子であり、値0 が入力されると記憶装置104が書き込みモードになる。DOは記憶装置104 のデータ出力端子であり、これは本ブロックインタリーブ装置の出力端子でもあ る。CLK2はこの記憶装置104用のクロック入力端子であり、クロック信号 入力端子116から、クロック信号CLKの2倍のクロック信号が入力される。 25 105は本ブロックインタリーブ装置によりインタリーブされたデータを出力 する出力端子である。

また、第1図のアドレス生成装置103において、110は定数 M を発生する 定数発生器、113は初期値αが初期設定されるレジスタ、111はこの定数 M

15

20

とレジスタ113の出力信号とを乗算する乗算器であり、ブロック番号hのブロ ックが入力される毎に、α (αは2以上の整数)と M の(b-x) 乗 (x は 0 以上 b 以下の整数、b は 0 以上の整数)との乗算結果を生成する乗算手段に相当する。1 40はこの乗算器111の出力がオーバフローした場合の処理を行うオーバフ ロー処型装置であり、上記乗算手段による乗算結果と比較基準値 L×M-1 との大 小を比較する第1の比較手段を有し、その比較結果に基づき上記乗算結果より可 能な限り上記 L×M-1 を減算して上記乗算結果のオーバーフローを抑えることに より上記ブロック番号 b のブロックに対するアドレスの増分値 REG を出力する第 1のオーバーフロー処理手段に相当する。121は人力端子102からのNBL OCKSYNC信号を制御信号とし乗算器111の出力信号またはセレクタ1 24の出力信号のいずれかを選択するスイッチ(第2のセレクタ) 122はこ のセレクタ121の出力信号から(L×M-1)を減算する減算器(第1の減算 手段)、123はこのセレクタ121の出力信号と(L×M-1)との人小を比 較する比較器(第1の比較手段)、124はこの比較器123の出力信号を制御 信号として減算器122の出力信号またはセレクタ121の出力信号のいずれ かを選択するスイッチ(第3のセレクタ)、118は初期値αを発生する定数発 生器(第1の定数発生手段)、126は入力端子114からのNRST信号を制 御信号とし、定数発生器118の出力信号またはセレクタ124の出力信号のい ずれかを選択してレジスタ(アドレス増分値記憶手段)113に出力するスイッ チ(第1のセレクタ)、128はNBLOCKSYNC信号を制御信号とし、レ ジスタ113の出力信号またはレジスタ127の出力信号のいずれかを選択す るスイッチ(セレクタ)、127はこのセレクタ128の出力信号を入力とする レジスタである。

また、115はこのレジスタ127の出力信号とレジスタ117の出力信号と を加算する加算器であり、ブロック番号 b のブロックが入力される毎に、上記第 1 のオーバーフロー処理手段により出力されるアドレスの増分値 REG に対し、上記ブロック番号 b の n-1 番目(n は1以上 L×M-1以下の整数)のアドレス Ah(n-1)を順次加算することにより上記ブロック番号 b のブロック内の n 番目のアドレス Ab(n)を順次生成する加算手段に相当する。141はこの加算器 115の出力が

オーバーフローした場合の処理を行うオーバフロー処理装置であり、上記加算手段による加算結果と比較基準値 L×M-1 との大小を比較する第2の比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1 を減算して上記加算結果のオーバーフローを抑えることにより上記記憶手段に対し実際に供給するアドレスを出力する第2のオーバフロー処理手段に相当する。132は加算器115の出力信号から(L×M-1)を減算する減算器(第2の減算手段)、133はこの加算器115の出力信号と(L×M-1)との大小を比較する比較器(第2の比較手段)、134はこの比較器133の出力信号を制御信号として加算器115の出力信号または減算器132の出力信号のいずれかを選択するスイッチ(第5のセレクタ)、119は初期値0を発生する定数発生器、130はNBLOCKSYNC信号を制御信号とし、定数発生器119の出力信号またはセレクタ134の出力信号のいずれかを選択するスイッチ(第4のセレクタ)である。

また、117はこのオーバフロー処理装置141の出力がセットされるレジス 9 (アドレス記憶手段)、129はデータ入力端子101からのデータを保持し 記憶装置104に出力するレジスタであり、レジスタ113, 127, 117, 129はいずれも入力データに同期したクロック信号CLKの立ち上がりで保 持するデータを更新する。

第2図は本実施の形態 1 によるブロックインタリーブ装置の動作を模式的に 20 示すものであり、4行5列のデータに対し、ブロックインタリーブを行う場合を 例にとって示している。

この実施の形態1によるブロックインタリーブ装置は、以下のようなブロックインタリーブ方法によりデータのブロックインタリーブを行うものである。

即ち、この方法は、(L×M) 個のアドレス (L, Mは2以上の整数)が 割り当てられた記憶于段に対し、ブロックインタリーブすべき (L×M) 個の データを単位とするブロックを書き込み、読み出す際のアドレスを生成し、 該生成されたアドレスを用いて、上記記憶手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制御を行うことによりデータのブロックインタリーブを行う方法において、プロック番号 0 のブロックに対しアドレスの増

分値 REG としてα (αは2以上の整数)を与え、以後ブロック番号が1増すごと に増分値 REG にMを乗算したものを当該ブロックのアドレスの増分値 REG とする 際、アドレスの増分値 REG がL×M-1 を越えた場合、当該 増分値 REG に代 えてL×M-1による剰余を当該増分値として上記の処理を繰り返すことに より、 $\alpha \times M * * (b-x) \mod (L \times M-1)$ に相当する演算 (**はべき 乗、modは刺余、x は0以上b以下の整数)を行って、各ブロック毎のアドレ スの増分値を求め、各ブロックにおいて、アドレスの初期値として Ab(0) を設定し、以後当該ブロックのアドレスの増分値 REG を順次加算することによ り当該ブロック内の各アドレス Ab(1)ないし Ab(n)(n は1以上L×M-1以 下の整数)を生成する際、アドレスがL×M-1を越えた場合当該アドレス 10 に代えてL×M-1による剰余を当該アドレスとして上記の処理を繰り返 し、各ブロック内のアドレスを生成することにより、上記アドレス生成を 実行し、かつ、上記アドレスの増分値を計算する際の剰余を求めるか否かの判定 を、上記アドレスの増分値と上記L×M-1との大小比較で判定する際、上 記L×M-1に代えて、上記乗算結果に含まれる,上記L×M-1を越える最小値Aを 15 上記比較基準値として使用し、大小比較を行う第1の比較手段を使用して行う、 という方法により、ブロックインタリープを行うものである。

次に第1図の動作について、第2図に示した、4行5列のデータに対し、プロックインタリーブを行う場合を例にとって説明する。

20 第1図に示すように、本実施の形態1によるプロックインタリーブ装置は、入力端子101から入力されるデータをL×M データの記憶装置104に書き込み、このL×M データの記憶装置104からデータを読み出すことによりプロックインタリーブを行うものであり、その際、第2図に示すような順序で書き込み、読み出しを行うように、制御装置112が前記記憶装置104へ制御信号を出力することによりその書き込み、読み出し制御を行い、かつアドレス生成装置103がその書き込み、読み出しの際のアドレスを生成し、これを前記記憶装置104に出力することにより、1プロックの記憶領域を持つ記憶装置1面でプロックインタリーブされた出力105を生成できるものである。

この装置は、ブロックインタリープ装置の記憶装置104のアドレスが第13

(a)図 のように割り当てられているとすると、まず、第2(a)図 のようにREG を2とし、第13(a)図 のアドレス0を初期値とし1入力データ毎に2ずつ増加する皆き込みアドレスを順次生成する。その際、書き込みアドレスが19(=4×5-1)を越えるとこの19による剰余をアドレスとして使用する。従って、

例えば、第13(a)図におけるアドレス2に相当するアドレスには、第2(a)図ではアドレス1が割り当てられる。そして、この生成規則に従って生成した書き込みアドレスに従い、データを書き込みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

即ち、第13(a)図 の従来方式では書き込みアドレスが増加する順に従って010 $\rightarrow 1 \rightarrow 2 \rightarrow \cdots \rightarrow 1$ 9の順でデータを順次書き込んでいたものが、本実施の形態 1ではこれを1つ飛ばしに書き込んでゆくものである。

次に、第2(b)図 に示されているように、REGに5を乗じ、第13(a)図 におけるアドレスの並びを基準として、第13(a)図 のアドレス0を初期値とし、1入力データ毎にアドレスが10(=2×5) ずつ増加するアドレスを順次生成するが、その際、アドレスが19(=4×5-1) を越えるとこの19による剰余をアドレスとして使用する。

そして、第2(b)図において、この生成規則に従って牛成したアドレスに従い 読み出しを行い、この読み出しを行ったのと同じ順で同じアドレスに対し書き込 みを行う。なお、この読み出しおよび書き込みは、ブロック内の全てのアドレス にアクセスが完了する迄行なう。

次に、第2(c)図 に示されているように、このREGに対し5を乗じるが、その値が19を越えているのでこの19による剰余12を求め、これをREGの値として使用する。

そして、第13(a)図 に示されているアドレスの並びを基準とし、そのアドレ 25 ス0を初期値として、1人力データ毎に12ずつ増加するアドレスを順次生成し、アドレスが19(=4×5-1)を越えるとこの19による剰余を求め、これを アドレスとして使用する。

そして、第2(c)図 において、この生成規則に従って生成したアドレスに従い 読み出しを行い、この読み出しを行ったのと同じ順で同じアドレスに対し書き込

10

みを行う。なお、読み出しおよび書き込みは、ブロック内の全てのアドレスにア クセスが完了する迄行なう。

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し、 書き込みを行ってゆけば、この例では第2(j)図 の時点において、第2(a)図 と 同様のアドレスの順に戻る。

このような手順を繰り返すことにより、第3図に示すように、1ブロックの記憶領域を持つ記憶装置1面のみを用いてブロックインタリーブを行うことが可能となっている。これは制御装置112による書き込み読み出し制御、およびアドレス生成装置103により生成する記憶装置104のアドレスを上述のように工夫することにより実現しているものであり、これに加えて、本実施の形態1ではアドレス生成装置の回路而積や消費電力の低減が可能になっている。

この実施の形態1におけるアドレス生成規則は以下の通りである。

即ち、n番目のアドレスを Ab(n)、記憶装置の行の数をし、列の数をM、ブロック番号 b を 0 以上の整数、 x を 0 以上 b 以下の任意の整数とすると、

15 $Ab(n) = (Ab(n-1) + \alpha \times M * * (b-x)) \mod (L \times M-1) \cdots (3)$ $\pm c$, $REG = \alpha \times M * * (b-x) \mod (L \times M-1)$

ただし、Ab(0) = 0、 α は2以上の整数とする。また、**はべき乗を表わす。

従って、上述の例ではα=2として最初の書き込みの際に1つ飛ばしに書き込 みを行っており、αの値を適宜設定することにより、2つ飛ばし以上で書き込みを行うことも可能であるが、αとL×M-1の間に公約数が存在してはいけない。これは、αとL×M-1の間に公約数が存在すると、ブロック内のデータの最後のデータが常にアドレスL×M-1に書き込まれるはずなのに、途中でアドレスがL×M-1となってしまい、アドレスの生成規則が破綻するからである。

25 また、αがMの(-X) 乗に等しい場合も除く必要がある。この場合は従来例に一致し、さらなる同路規模の縮小や消費電力の低減が実現できないからである。

次にこのような書き込み読み出し動作を行うのに必要な、アドレス生成装置の アドレス生成動作について説明する。

第1図のアドレス生成装置は、式(3)より定義されたアドレス生成規則を実行

することにより、記憶装置104のアドレスを順次生成する。

即ち、第1図のアドレス生成装置は、(X+Y) mod Z=X mod Z+Y mod Z が成立することを利用し、式(3)の $(Ab(n-1)+\alpha\times M**(b-x))$ mod $(L\times M-1)$ における、 $\alpha\times M**(b-x)$ mod $(L\times M-1)$ の項のMのべき乗計算を、定数発生器 1 1 0 0 乗算器 1 1 1 1 1 1 1 2 1 3 によりMの繰り返し乗算を行うことにより実行し、かつ、この項における α の乗算と $(L\times M-1)$ による剰余計算を、オーバーフロー処理装置 1 4 0 により実行する。

また、式(3)の $Ab(n-1)mod(L\times M-1)$ の項の計算およびその初期値 10 Ab(0)=0の投入を、オーバーフロー処理装置 141 により実行する。

また、これら2つの項の剰余計算結果の加算を、加算器115により実行しているものである。

セレクタ121には本オーバフロー処理装置140の入力およびセレクタ124の出力が与えられるが、入力データがブロックの先頭に該当し、ブロックの15 先頭入力データ同期信号102が入力されると、セレクタ121は乗算器111の出力を選択し、それ以外の場合はセレクタ124の出力を選択する。このセレクタ121の出力は比較器123によりL×M-1と比較される。セレクタ124の出力およびセレクタ121の出力からL×M-1を減算する減算器122の出力およびセレクタ121の出力が与えられるが、セレクタ121の出力がL×M-1以上である旨を比較器123が判定すると減算器122の出力を選択し、それ以外の場合はセレクタ121の出力を選択する。そしてこのセレクタ124の出力はレジスタ113に出力される。これにより、オーバーフロー処理装置140は入力がL×M-1を越えれば、L×M-1を繰り返し減算することにより、その値がL×M-1以下となるように制限する。

25 このようなオーバフロー処理装置を設けることにより、アドレス生成装置の内部で乗算や加算を繰り返すことにより、数値がL×M-1以上に発散してゆくのを抑えている。

第1図のアドレス生成装置103において、定数発生器118は初期値「α」を発生し、これをレジスタ113に出力する。乗算器111はこのレジスタ11

3の出力と定数発生器110の出力「M」を乗算し、オーバフロー処理装置140に出力する。

このオーバフロー処理装置140はその入力データが L×M-1 を越えた場合、これが L×M-1 以下になるまで内部のループにより「L×M-1」を繰り返し減算し、その結果をレジスタ 1 1 3 に出力する。このレジスタ 1 1 3 の出力は乗算器 1 1 1 により再び定数発生器 1 1 0 の出力「M」と乗算され、オーバフロー処理装置 1 4 0 に入力される。以上の動作を、入力データが L×M 個入力されるまで繰り返す。そして、入力データが L×M 個入力された時点でブロックの先頭入力データ同期信号 1 0 2 によりレジスタ 1 2 7 がレジスタ 1 1 3 の出力値に更新される。

また、定数発生器 1 1 9 は初期値「0」を発生し、これをレジスタ1 1 7 に出力する。加算器 1 1 5 はこのレジスタ 1 1 7 の出力とレジスタ 1 1 3 の出力を加算し、オーバフロー処理装置 1 4 1 に出力する。

オーパフロー処理装置141はその入力データが l.×M-1 を越えた場合、これが L×M-1 以下になるように「L×M-1」を減算し、その結果をレジスタ117に出力するが、加算器115の出力がオーパフロー処理装置140によって最大値 L×M-1 以下に抑えられており、かつ、オーパフロー処理装置141自身の出力も最大値 L×M-1 以下に抑えられるので、入力データが L×M-1 を越えた場合に減算器132が減算を実行する问数は1度だけでよく、従って、オーパフロー処理装置141は内部にオーバフロー処理装置140のような帰還ループを有しておらず、オーバフロー処理装置140よりも回路規模が小さく、その分低消費電力となっている。

レジスタ117は、人力データが L×M 個入力された時点でブロックの先頭入力データ同期信号102により初期値「0」にリセットされ、同期信号入力10 6により入力データ毎に更新される。

これにより、アドレス生成装置において、ブロック番号 b の 0 番目のアドレス Ab(0) を 0 とし、ブロック番号 b の n 番目 (n t 0 t) 以上の整数)のアドレス Ab(n) を、 $\alpha(\alpha t)$ な 以上の整数)と M の(b-x) 孫 (x t 0 t) 以上 b 以下の整数)の乗算結果と Ab(n-1) との和を $L \times M-1$ で割った剰余から生成することに

より、本実施の形態1の装置における記憶装置のアドレスの生成を実行しているものであり、乗算や加算を繰り返すことにより、アドレス生成装置内部で数値がL×M-I以上に発散してゆくのを、オーバーフロー処理装置を設けることによって、最大値L×M-I以下となるように抑えている。

- 5 第4図はこの第1図のプロックインタリーブ装置のタイミングチャートを示している。この第4図は、人力端子116からのクロック信号CLK2、入力端子106からのリセット信号NRS 子106からのクロック信号CLK、入力端子106からのリセット信号NRS T, 人力端子102からの信号NBLOCKSYNC、人力端子114からのリセット信号NRST、レジスタ113の出力信号、レジスタ127の出力信号、
- 10 レジスタ117の出力信号、記憶装置104の制御信号NWE、記憶装置104 のデータ入力信号DI、記憶装置104のデータ出力信号DOについて示している。

次にこの第4図を用いて第1図のブロックインタリーブ装置の動作を詳細に 説明する。まず、入力端子106よりクロック信号CLKが、また、入力端子1 16よりその2倍の周波数のクロック信号CLK2が与えられているものとす る。

時刻 t 0では、入力端了 1 0 2からの信号NBLOCKSYNCがハイレベル (=値1;以下、Hと記す)であるので、セレクタ121は、乗算器 1 1 1 の出力を選択せず、セレクタ124の出力を選択する。セレクタ124の出力値は不 20 定であるが、これがし×M-1 (この例では4×5-1=19)を越えていればその値がし×M-1以下になるまでセレクタ124は減算器 1 2 2 の出力を選択し続け、また、セレクタ124の出力値が元々し×M-1以下であればセレクタ124はセレクタ121の出力を選択するので、セレクタ124の出力はし×M-1以下の不定値となる。

25 また、この時刻 t 0において、入力端子114からのリセット信号NRSTは Hからロウレベル (=値0:以下、Lと記す)に変化しており、セレクタ126 はセレクタ124の出力ではなく、定数発生器118からの定数 a (この例では 値2)を選択する。このセレクタ126の出力はレジスタ113で1クロックC LK分保持された後出力されるが、この時刻 t 0では、レジスタ113の出力値

10

は不定のままである。

また、この時刻 t 0ではNBLOCKSYNC信号がHのためセレクタ128はレジスタ113の出力は選択せず、レジスタ127の出力を選択する。このセレクタ128の出力はレジスタ127の人力に戻るので、レジスタ127の出力は不定のままである。

さらに、この時刻 t 0 ではセレクタ130は定数発生器 1 1 9 の出力値 0 ではなく、セレクタ134の出力を選択する。このセレクタ134は加算器 1 1 5 の出力、あるいはこれが $L \times M - 1$ (この例では 1 9)を越えていれば $L \times M - 1$ を減算した値、を選択するので、レジスタ117には、セレクタ134の出力である不定値とレジスタ127の出力とを加算した不定値、あるいはこれより $L \times M - 1$ を減算した値が入力される。

次に、時刻 t 1では、レジスタ113より値2が出力され、これが乗算器111によって定数発生器110からの定数M(=値5)と乗算されるが、この時刻 t 1では、セレクタ121はこの乗算値10を選択しない。また、セレクタ126は定数発生器118からの定数α(=値2)を選択しており、これがレジスタ113に入力される。セレクタ128およびセレクタ130も時刻t0におけるのと同様、それぞれレジスタ127出力およびセレクタ134出力を選択している。これらの状態は、時刻t2でも同様である。

次に、時刻 t 3では、時刻 t 2においてレジスタ113に入力された値2がレジスタ113より出力され、これと定数発生器110からの定数M(=値5)との乗算値10がセレクタ121で選択されるが、比較器123はこの乗算値10がL×M-1(=値19)よりも小さいと判定するため、セレクタ124はこの乗算値10を選択する。またセレクタ126もこのセレクタ124からの乗算値10を選択するので、レジスタ113にはこの値10が入力される。

25 また、セレクタ128はレジスタ113の出力値2を選択し、レジスタ127 にはこの値2が入力される。

さらに、セレクタ130は定数発生器119からの定数値0を選択し、レジスタ117にはこの値0が入力される。

次に、時刻 t 4 において、時刻 t 3 においてレジスタ113に入力された値1

20

0が出力され、乗算器 1 1 1はこれと定数発生器 1 1 0の出力値 5 を乗算するが、セレクタ 1 2 1 はこの乗算値 5 0 は選択せず、セレクタ 1 2 4 の出力値を選択するが、これは時刻 t 3 において値 1 0 となっており、セレクタ 1 2 4 はセレクタ 1 2 1 からのこの値 1 0 を選択するので、この値 1 0 はセレクタ 1 2 1, 1 2 4 により構成されるループにより保持される。またセレクタ 1 2 6 はセレクタ 1 2 4 出力を選択するので、このレジスタ 1 1 3 はこの値 1 0 が入力される。

またセレクタ128はレジスタ127の出力値2を選択し、これをセレクタ1 27に入力する。加算器115はこのレジスタ127の出力値2とレジスタ11 7の出力値0とを加算し、セレクタ134,130はこの加算値2を選択しレジスタ117に入力する。

また、レジスタ117の出力が値0となるので、これを記憶装置104のアドレスとして、制御信号(書き込みイネーブル信号)NWEのHのタイミングで記憶装置104から初期値(不定値)が読み出され、かつ時刻t3においてレジスタ129に入力されていたデータD0が制御信号(書き込みイネーブル信号)NWEのLのタイミングで記憶装置104に入力される。これらの状態は、時刻t5以降でも同様であるが、セレクタ130がセレクタ134の出力を選択し、レジスタ127の出力が値2を保持するので、加算器115の出力は、CLK信号が1回入力される毎に値2ずつ増加する。但し、これが値19以上になろうとすると、セレクタ134は減算器132出力を選択しその値を19以下に抑える。

次に、時刻 t 23において、セレクタ121が乗算器111の出力値50を選択すると、セレクタ124は比較器123の判定により、減算器123の出力を選択し、値31(=50-19)を出力する。セレクタ126はこの値を選択し、レジスタ113に入力する。またセレクタ128はレジスタ113の出力を選択し、この値10をレジスタ127に入力する。

25 加算器 1 1 5 はレジスタ 1 2 7 の出力値 2 とレジスタ 1 1 7 の出力値 1 9 を加算するが、この時刻 t 2 3 においてセレクタ 1 1 9 は加算器 1 1 5 の出力を選択せず、定数発生器 1 1 9 の出力値 0 を選択し、これをレジスタ 1 1 7 に入力する。

これら、時刻 t 4 ないし時刻 t 2 3 までの動作によって、第 2 (a)図に示すア

25

ドレスが発生される。また、記憶装置104からはこれらのアドレスから初期値 (不定値)がクロックCLK毎に順次読み出され、これに代えてデータD0ない しD19が、これらのアドレスにクロックCLK毎に順次書き込まれる。

次に、時刻 t 2 1 において、レジスタ113は値31を出力し、乗算器111 は値155を出力するが、セレクタ121はセレクタ124の出力値31を選択 する。セレクタ124は比較器123の判定結果により減算器122の出力値1 2を選択し、セレクタ126はこの値12をレジスタ113に入力する。

セレクタ128はセレクタ127の出力値10をセレクタ127に入力するので、この値10は保持される。

10 また、加算器 1 1 5 はレジスタ 1 2 7 の出力値 1 0 とレジスタ 1 1 7 の出力値 0 とを加算し、セレクタ 1 3 4 は比較器 1 3 3 の判定により、加算値 1 0 を選択し、レジスタ 1 1 7 に入力する。

次に、時刻 t 2 5 において、レジスタ113は値12を出力し、乗算器111 は値60を出力するが、セレクタ121はセレクタ124の出力値12を選択し、 セレクタ126はこの値12をレジスタ113に入力する。

セレクタ128はセレクタ127の出力値10をセレクタ127に人力するので、この値10は保持される。

また、加算器115はレジスタ127の出力値10とレジスタ117の出力値10とを加算するが、セレクタ134は比較器133の判定により、加算値20を選択せず、減算器132の出力値1を選択し、これをレジスタ117に入力する。

これらの状態は、時刻 t 2 6 以降でも同様であるが、セレクタ130がセレクタ134の出力を選択し、レジスタ127の出力が値10を保持するので、加算器115の出力は、CLK信号が1回入力される毎に値10ずつ増加する。但し、これが値19以上になろうとすると、セレクタ134は減算器132出力を選択しその値を19以下に抑え、これがレジスタ117を介して1クロックCLK後の記憶装置104にアドレスとして与えられる。

このため、時刻 1 2 4 ないし時刻 t 4 3 までの動作によって、第 2 (b) 図に示すアドレスが発生される。また、記憶装置 1 0 4 からはこれらのアドレスから

時刻 t 4 ないし t 2 3 の期間に書き込まれていたデータD 0 ないしD 1 9 がデータD 0 0 ないしD 0 1 9 としてクロックC L K 毎に順次読み出され、これに代えてデータD 2 0 ないしD 3 9 が、これらのアドレスにクロックC L K 毎に順次書き込まれる。

- 5 さらに、時刻 t 4 4 以後において、レジスタ 1 1 3 の出力はクロック C L K が 1 度入力する毎に減少し、値 4 1 (= 6 0 1 9), 値 2 2 (= 4 1 1 9), 値 3 (= 2 2 1 9)となって安定するが、レジスタ 1 2 7 は時刻 t 4 3 においてレジスタ 1 1 3 から出力された値 1 2 を保持するため、レジスタ 1 1 7 の出力はこの値 1 2 の整数倍の値 1 9 による剰余となる。
- 10 このため、時刻 t 4 4 ないし時刻 t 6 3 (図示せず)の動作によって、第 2 (c) 図に示すアドレスが発生される。また、記憶装置 1 0 4 からはこれらのアドレス から、時刻 t 2 4 ないし t 4 3 の期間に書き込まれていたデータD 2 0 ないしD 3 9 がデータD O 2 0 ないしD O 3 9 (図示せず)としてクロックC L K 毎に順 次読み出され、これに代えてデータD 4 0 ないしD 5 9 (図示せず)が、これら のアドレスにクロックC L K 毎に順次書き込まれる。

以後、同様の動作を繰り返すことにより、第2(a)図ないし第2(j)図に 示されたアドレスを順次発生する。

なお、式(3)において、xの値を設定することにより、初期状態を第2(a) 図 以外のいずれかの状態に変更することもできるが、この場合も上述の処理を繰り返すことにより、初期状態のブロックに戻り、以降の処理は同様の繰り返しとなる。

このように、本実施の形態1は1ブロックの記憶領域を持つ記憶装置でブロックインタリーブを行えるものであり、この点は従来例と同様であるが、本実施の形態1はさらにそのアドレス生成装置の回路面積を削減できるものである。

25 以下、この点につき説明する。

20

表1は本実施の形態1と同様の回路構成で従来例を構成した場合(第1図において、定数発生器118の a の値を1としたのが従来例であり、これを2以上とすれば本実施の形態1になる)に、レジスタ113の値の遷移を示したものである。

25

表 1	1
	2
5	8 val= $1 \rightarrow 5$ 9 val= $5 \rightarrow 25$ 6 10 val= $6 \rightarrow 30$ 11 11 val= $11 \rightarrow 55$ 36 17 12 val= $17 \rightarrow 85$ 66 47 28 9
	14 val= 7 → 35 16 15 val= 16 → 80 61 42 23 4
10	17 18 overtime = 16 19 maxoverval = 85 20 minoverval = 20
	21 maxval = 17 22 23 24 L= 4 25 M= 5 26 \alpha = 2 27 28
15	28 29 val= $2 \rightarrow 10$ 30 val= $10 \rightarrow 50$ 31 12 31 val= $12 \rightarrow 60$ 41 22 3 32 val= $3 \rightarrow 15$ 33 val= $15 \rightarrow 75$ 56 37 18 34 val= $18 \rightarrow 90$ 71 52 33 14 35 val= $14 \rightarrow 70$ 51 32 13 36 val= $13 \rightarrow 65$ 46 27 8 37 val= $8 \rightarrow 40$ 21 2 38 39 overtime = 20
	39 overtime = 20 40 maxoverval = 90 41 minoverval = 21 42 maxval = 18

この表 1 は L=4 、M=5 、即ち 4 行 5 列のデータに対しブロックインタリーブを行う場合のレジスタ 1 1 3 の値の推移を示したものであり、表 1 中の val として示したのがレジスタ 1 1 3 の値であり、しきい値 1 9 (= 5×4 - 1) を越える場合はオーバーフロー処理装置によってこのしきい値内に収まるように、順次値が減少するように処理されている。

また、overtime はレジスタ113の値がしきい値を越える回数、maxoverval はしきい値を越えるレジスタ113の値の最大値、minoverval はしきい値を越え なレジスタ113の値の最小値、maxval はレジスタ113の値の最大値である。 また、この表1の行8ないし行16は従来例(行5で α =1と設定)における

レジスタ113の値の推移を示しており、行29ないし行37は本実施の形態1 (行26でα=2と設定)におけるレジスタ113の値の推移を示している。

例えば、行8ではレジスタ113の値が、先ず値1が設定されていたのが、これが乗算器110によって値5と乗算された値5に設定し直され、次に、行9では、この値5が乗算器110によって値5と乗算された値25になるが、これがオーバーフロー処理装置140によって値19以下となるように、値19が減算されて値6となる様子が、示されている。

これらを対比することにより、従来例ではしきい値を越えるレジスタ113の 値の最小値 minoverval が20 (=L×Mの値、即ちしきい値19を越える最小 00 の値) であるのに対し、本実施の形態1では21、すなわち従来例よりも大きく なっていることが分かる。

また表2の行3ないし行21はL=8, M=203、即ち8行203列のデータに対しブロックインタリーブを行う場合のレジスタ113の値の計算結果を示したものであり、表2の行8ないし11が従来例のレジスタ113の値の計算 結果を示したものである。また表2の行18ないし行21が本実施の形態1におけるレジスタ113の値の計算結果を示したものである。

表 2 5 M= 20 overtime = 16362 maxoverval = 325409minoverval = 1624 maxval 1603 L= 203 M= $\alpha =$ 20 25 18 overtime = 19998 19 maxoverval = 329266 minoverval = 1643 21 maxval 1622

これらを対比することにより、従来例ではオーバフロー処理装置 140 のしきい値を越えるレジスタ 113 の値の最小値 minoverval が 1624 (= L \times Mの

10

値、即ちしきい値1623を越える最小の値)であるのに対し、本実施の形態1 では1643、すなわち従来例よりも大きくなっていることが分かる。

このように、本実施の形態1では、記憶装置に書き込み、読み出しを行う際の最初の書き込みにおいて、従来例ではアドレス通りに順次書き込みを行っているのに対し、1つ以上飛ばして書き込みを行うようにしており、この最初の書き込み順序が異なることにより、レジスタ113に保持される、しきい値を越える最小の値が従来例と同一かそれより大きくなる。

これにより、従来例ではオーバフロー処理装置において1624以上を比較する比較器が必要であったが、本実施の形態1では1643以上を比較する比較器でよいため比較器の構成、機能を簡略化できる。

このように、オーバフロー処理装置内の比較器で入力と比較すべきしきい値を L×Mよりも大きくできる場合は、比較器の回路規模を従来例より必ず小さくで きる。

以下、この点を、8行203列のデータに対しブロックインタリーブを行う装 15 置を例にとって説明する。

この場合、従来例の方式では、オーバフロー処理装置140内の比較器123 は入力がL×M、即ち1624以上であることを判定しなければならない。

第5図は従来例の方式により8行203列のデータに対しプロックインタリーブを行う装置のオーバーフロー処理装置における比較器の構成を示すもので20 ある。

第5図において、3311ないし3319および3321ないし3333はA NDゲート、3336ないし3339および3350ないし3356はORゲー トである。

次に動作について説明する。入力 I が 1 6 2 4 以上である旨を判定するには、 25 入力 I のビットパターンがこの 1 6 2 4 を 2 進数に展開した 0 1 1 0 0 1 0 1 1 0 0 0 以上であることを判定すればよい。そしてその際、入力 I の下位 3 ビットはその値が 0 であっても 1 であっても判定に支障はなく、これら下位 3 ビットが全て 1 の場合の入力値は 1 6 3 1 になる。従って、入力値が 1 6 2 4 である旨を判定する際に下位 3 ビットを入力しないことにより、入力値が 1 6 2 4 ~ 1 6

10

25

31である旨を判定することができる。

ANDゲート3311ないし3319はこうした原理により入力値が1624~1631である旨を判定するものであり、ANDゲート3311ないし3314により入力値の12ビット目ないし5ビット目のビットバターンが01100101100に一致する場合にそれぞれ1を出力する。ANDゲート3315および3316はこれら4つのANDゲート3311ないし3314の出力が全て1である場合にそれぞれ1を出力し、ANDゲート3317はANDゲート3315および3316の出力が全て1である場合に1を出力する。また、ANDゲート3318は人力値の4ビット目が1であり、かつANDゲート3316の出力が1である場合に1を出力する。さらに、ANDゲート3319はANDゲート3317および3318の出力が全て1である場合に1を出力する。従って、ANDゲート3319の出力が1の場合、入力値が1624~1631である旨が判明する。

同様に、ANDゲート3321ないし3326は入力が1632~1663で ある旨を判定する。また、ANDゲート3327ないし3330は入力が166 4~1791である旨を判定する。また、ANDゲート3331ないし3333 は入力が1792~2047である旨を判定する。また、ORゲート3350ないし3356は入力が2048~524287(maxoverval が325409であるため524287まで判定する。) である旨を判定する。

20 従って、ORゲート3336ないし3339によりこれらの判定結果を束ねる ことにより、入力値が1624以上である旨を判定することができる。

このように、従来例では比較器は入力がL×M、即ち1624以上であることを判定しなければならないが、表2の行1ないし行11及び表2の行13ないし行21の対比により、本実施の形態1では入力が1643以上である旨を判定すればよい。

第6図は本実施の形態1のブロックインタリーブを行う装置のオーバフロー 処理装置における比較器の構成を示すものである。

第6図において、3321ないし3333はANDゲート、3340ないし3 342および3350ないし3356はORゲートである。

この第6図では、本来入力が1643以上である旨を判定すべきであるが、この判定は、1632以上を判定する場合に含まれるため、この回路では、163 2以上である旨を判定している。

まず、入力が1632~1663である旨をANDゲート3321ないし3326が判定する。また、人力が1664~1791である旨をANDゲート3327ないし3330が判定する。また、入力が1792~2047である旨をANDゲート3331ないし3333が判定する。また、入力が2048~524287まで判定する。)である旨をORゲート3350ないし3356が判定する。

10 従って、ORゲート3340ないし3342によりこれらの判定結果を束ねる - ことにより、入力値が1-6-3-2以上、即ち1-6-43以上である旨を判定すること ができる。

この第6図の回路はANDゲートが13個、ORゲートが10個必要であるが、 従来例に対応する第5図の回路では、ANDゲートが22個、ORゲートが11 個必要であり、この第6図の回路は、比較すべき対象が減った分、従来例よりも 回路規模を縮小でき、省面積化が図れ、かつその分消費電力も低減することができる。

ところで、このL=8, M=203, $\alpha=20$ の場合は、BSデジタル放送における誤り訂正に出いて有効なものである。

20 即ち、BSデジタル放送の場合、リードソロモン復号器の訂正の対象となる1 データセグメントは、データインタリープ装置の内では203byteとなっており、送信側のブロックインタリーブ装置の列の数が203であれば、もっとも少ないインタリーブ装置の記憶容量でリードソロモン復号器の訂正能力を向上することが可能となる。また、行および列の数が増加するほど、連続したバースト誤り に対してのリードソロモン復号器の訂正能力が向上する。

なお、 α は $L\times M-1$ との間に公約数が存在せず、Mの(-X)乗に等しくなければ、2以上の任意の整数であってよいが、 $\alpha=2$ 0の場合がもっとも効果が大きい。

また、以上の場合とは異なる原理により消費電力を低減できる場合がある。

以下、この場合について述べると、表3はL=10, M=8、即ち10行8列のデータに対しプロックインタリーブを行う場合のレジスタ113の値の推移を、本実施の形態1と従来例の回路について対比して示したものである。

5	表 3 2 3 3 4 5 6 6 6	B L= 10 B M= 8									
10	10 11 12 13 14	3 va = 1 → 3 va = 10 → 10 · va = 21 → 21 · va = 52 →	100 1 210 1 520 4 460 3 650 5 180 1 220 1	21 31 52 41 362 81 302 71 492 01 22 41 62 41 462	283 223 413	204 144 334	125 65 255	46 176	97	18	
	17 18 19 20	7 val= 67 → 8 val= 38 → 9 val= 64 → 0 val= 8 →	670 59 380 30 640 50	91 512 01 222 61 482	433 143 403	354 64 324	275 275 245	196 196	117 87	38 8	
15	21 22 23 24 25 26 27 28	covertime = maxoverval = minoverval = maxval = m	54 670 80 67								
	29 30 31 32 33 34 35) α= 4 	40 400 32 50	21 242	163	84	5				
20	36 37 38	$va = 50 \rightarrow 26 \rightarrow 26 \rightarrow 23 \rightarrow 23 \rightarrow 20$	500 42 260 18 230 18	21 342 81 102 51 72	263 23	184	105	26			
	39 40 41 42) va = 9 → va = 11 →	90 110	41 562 11 31 31 152	483 73	404	325	246	167	88	9
	43 44 45	val= 73 → val= 19 →	730 69 190 1	31 152 51 572 11 32 41 162	493 83	414 4	335	256	177	98	19
25	46 47 48 49 50	overtime = maxoverval = minoverval =	45 730 83 73								

この表3より明らかなように、従来例ではレジスタ113の値がしきい値を越える回数 overtime が54回であるのに対し、本実施の形態1ではこれが45回に減少しており、この overtime の減少により、オーバフロー処理装置140に

25

おける計算量が減少し、さらに従来の方式ではオーバフロー処理装置141のオーバフロー回数が474回であったが、本実施の形態1では395回に減少することによりオーバフロー処理装置141の計算量が減少する。

これらにより消費電力の減少が実現できる。

このように、本実施の形態1によるプロックインタリーブ装置は、ブロックイ 5 ンタリーブ装置出力を生成するL×M データの記憶装置と前記記憶装置にアドレ スを出力するアドレス生成装置と前記記憶装置へ制御信号を出力する記憶装置 制御装置から構成され、アドレス生成装置において、ブロック番号 b の 0 番目 のアドレス Ab(0) を 0 とし、ブロック番号 b の n 番目 (nは 0 以上の整数) のアドレス Ab(n) を、 $\alpha(\alpha$ は、2 以上の整数)とMO(b-x) 乗 (x は 0 以上 10 b以下の整数)の乗算結果と Ab(n-1) との加算結果を L×№1 で割った剰余から 生成し、生成したアドレスに対して読み出し、書き込みを繰り返すことによりブ ロックインタリーブを行うようにしたので、記憶装置アドレス生成装置を最適化 でき、最小限の回路面積により、ブロックインタリーブを行うことが可能となる。 また、プロックの先頭アドレスと最終アドレスが常に--定であるので、これら 15 に対し記憶装置内の連続した領域に割り当てることにより、2 データについて同 時に処理することが可能となり、記憶装置のアクセス回数が低減し、アドレス生 成装置の低消費電力化が可能となる。

また、特に、L=8、M=203のブロックインタリーブを行う場合、特表平8-511393号公報記載の、従来のアドレス生成装置においては、ブロック番号bの0番目のアドレス Ab(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレス Ab(n)を、Mの(b-x)乗(xは0以上b以下の整数)と Ab(n-1)との加算結果を L×M-1 で割った剰余から生成する。この演算を繰り返していくと、剰余の対象となる値が無限に大きくなるため、回路で実現する場合、初期値をMの(b-x-1)乗とし入力にMを乗算してオーバーフロー処理装置1(以下、剰余器1と称す)へ出力する乗算器と、入力をL×M-1で割った剰余を乗算器と加算器に出力する剰余器1と、Ab(n-1)と剰余器1の出力を加算してオーバーフロー処理装置2(以下、剰余器2と記す)へ出力する加算器と、入力をL×M-1で割った剰余をAb(n)とする剰余器2とから構成されることになるが、剰余器1は

入力が $L \times M-1$ 以下となるまで、 $L \times M-1$ を減算するための、比較器と減算器から構成され、減算の対象となる最小の値は、『1624』となり、比較器は『1624』以上を判定する機能が必要となる。

しかしながら、本実施の形態1によるブロックインタリーブ装置において、α =20、L=8、M=203とすると、初期値をMの(b-x-1) 乗にαを乗算したものとし入力にMを乗算して剰余器1へ出力する乗算器と、入力をL×M-1で割った剰余を乗算器と加算器に出力する剰余器1と、Λb(n-1)と剰余器1の出力を加算して剰余器2へ出力する加算器と、入力をL×M-1で割った剩余を Ab(n)とする剰余器2とから構成され、剰余器1は入力がL×M-1以下となるまで、L×10 M-1を減算するための、比較器と減算器から構成され、減算の対象となる最小の値は『1643』となり、比較器は、『1643』以上を判定する機能だけでよいことから、比較器の面積が低減し、最小限の回路面積でブロックインタリーブを行なうことが可能となる。

なお、読み出しアドレスを Ab(n) とし、書き込みアドレスを Ab(n-t)、15 (t は L×M-2 以下の自然数) とし、それぞれのアドレスに対し、1 時点ごとに、読み出しと書き込みを繰り返すことにより、ブロックインタリーブを実現することも可能である。

また、Ab(0) を β とし(β は、 $L\times M-1$ 以下の自然数)、 Ab(n) を、 α とM の (b-x) 乗の乗算結果と Ab(n-1) との加算結果を $L\times M-1$ で割った剰余からアドレスを生成することも可能である。

(実施の形態2)

.20

以下、木発明の実施の形態2について、図を用いて説明する。

本願発明によるブロックデインタリーブ装置およびブロックデインタリーブ 方法について説明する。

25 本実施の形態2のブロックデインタリーブ装置およびブロックデインタリー ブ方法は、記憶装置のアドレス生成装置を最適化することにより、記憶装置の制 御回路の面積あるいは消費電力をより低減できるようにしたものである。

第7図は本願発明の実施の形態2による、L×M データのブロックデインタリーブを行うプロックデインタリーブ装置を示すものである。第7図において、1

は本ブロックデインタリーブ装置によりプロックデインタリープを行うべき人 カデータの入力端子、2はこのブロックデインタリーブを行うべき入力データの プロックの先頭入力データ毎に同期して入力され、値0でアクティブとなる先頭 入力データ同期信号 (NBLOCKSYNC信号) の入力端子、14は値0で本 ブロックデインターリーブ装置を初期状態にリセットするリセット信号 (NRS T信号)の入力端子、6は各入力データ毎に発生する同期信号の入力端子、16 は各入力データ毎に発生する同期信号(クロック信号CLK)の2倍の周波数の クロック信号CLK2の人力端子、12は同期信号入力端子6から入力される同 期信号に応じて記憶装置4を制御する制御装置であり、アドレス生成手段により 生成されたアドレスを用いて、記憶手段がデータの書き込みおよび読み出しを切 10 り替えて行う制御手段に相当する。3は入力端子6から入力される同期信号 (C LK信号),入力端子2から入力される先頭入力データ同期信号(NBLOCK SYNC信号) および人力端子14から入力されるリセット信号 (NRST信号) に基づいて記憶装置イのアドレスを生成するアドレス生成装置であり、記憶手段 に対し、ブロックインタリーブすべき(L×M)個のデータを単位とするブロッ 15 クを書き込み,読み出す際のアドレスを生成するアドレス生成手段に相当する。 20はこのアドレス生成装置3が生成したアドレスを出力する出力端子、4は記 憶装置(記憶手段)であり、(L×M)個のアドレスが割り当てられ、制御装置 12の制御により、アドレス生成装置3により生成されたアドレスに入力端子1 20 からの入力データを書き込み、これを読み出すことによりブロックディンタリー プを行うものである。また、ADは記憶装置4のアドレス人力端了、DIは記憶 装置4のデータ入力端子、NWEは記憶装置4のライトイネーブル入力端子であ り、値0が入力されると記憶装置4が書き込みモードになる。DOは記憶装置4 のデータ出力端子であり、これは本ブロックインタリーブ装置の出力端子でもあ る。CLK2はこの記憶装置4用のクロック入力端子であり、クロック信号入力 .25 端子16から、クロック信号CLKの2倍のクロック信号が入力される。5は本 ブロックデインタリーブ装置によりインタリーブされたデータを出力する出力 端子である。

また、第7図のアドレス生成装置3において、10は定数 L を発生する定数発

20

生器、13は初期値 α が初期設定されるレジスタ、11はこの定数1とレジスタ 13の出力信号とを乗算する乗算器であり、ブロック番号hのブロックが入力さ れる毎に、 α (α は 2 以上の整数) と L の(b-x) 乗 (x は 0 以上 b 以下の整数、 bは0以上の整数)との乗算結果を生成する乗算手段に相当する。40はこの乗算 器11の出力がオーバフローした場合の処理を行うオーバフロー処理装置であ り、上記乗算手段による乗算結果と比較基準値 L×M-1 との大小を比較する第1 の比較手段を有し、その比較結果に基づき上記乗算結果より可能な限り上記し× M-1 を減算して上記乗算結果のオーバーフローを抑えることにより上記プロック 番号bのプロックに対するアドレスの増分値 REG を出力する第1のオーバーフロ 一処理手段に相当する。21は入力端子2からのNBLOCKSYNC信号を制 御信号とし乗算器 11の出力信号またはセレクタ24の出力信号のいずれかを選 択するスイッチ (第2のセレクタ)、22はこのセレクタ21の出力信号から (L imes M-1)を減算する減算器(第2の減算手段)、23はこのセレクタ21の出 力信号と(L×M-1)との大小を比較する比較器(第2の比較手段)、24は この比較器23の出力信号を制御信号として減算器22の出力信号またはセレ クタ21の出力信号のいずれかを選択するスイッチ(第3のセレクタ)、18は 初期値αを発生する定数発生器(第1の定数発生手段)、26は入力端子14か らのNRST信号を制御信号とし、定数発生器18の出力信号またはセレクタ2 4の出力信号のいずれかを選択してレジスタ(アドレス増分値記憶手段) 13に 出力するスイッチ(第1のセレクタ)、28はNBLOCKSYNC信号を制御 信号とし、レジスタ13の出力信号またはレジスタ27の出力信号のいずれかを 選択するスイッチ(セレクタ)、27はこのセレクタ28の出力信号を入力とす るレジスタである。

また、15はこのレジスタ27の出力信号とレジスタ17の出力信号とを加算 する加算器であり、ブロック番号bのブロックが入力される毎に、上記第1のオ ーバーフロー処理手段により出力されるアドレスの増分値 REG に対し、上記ブロ ック番号bのn-1番目 (n は1以上L×M-1以下の整数)のアドレス Ab(n-1)を 順次加算することにより上記ブロック番号 b のブロック内の n 番目のアドレス Ab(n)を順次生成する加算手段に相当する。41はこの加算器15の出力がオー

20

バーフローした場合の処理を行うオーバフロー処理装置であり、上記加算手段による加算結果と比較基準値 L×M-1 との大小を比較する第2の比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1 を減算して上記加算結果のオーバーフローを抑えることにより上記記憶手段に対し実際に供給するアドレスを出力する第2のオーバーフロー処理手段に相当する。32は加算器15の出力信号から(L×M-1)を減算する減算器(第2の減算手段)、33はこの加算器15の出力信号と(L×M-1)との大小を比較する比較器(第2の比較手段)、34はこの比較器33の出力信号を制御信号として加算器15の出力信号または減算器32の出力信号のいずれかを選択するスイッチ(第5のセレクタ)、19は初期値0を発生する定数発生器、30はNBLOCKSYNC信号を制御信号とし、定数発生器19の出力信号またはセレクタ34の出力信号のいずれかを選択するスイッチ(第4のセレクタ)である。

また、17はこのオーバフロー処理装置41の出力がセットされるレジスタ (アドレス記憶手段)、29はデータ入力端子1からのデータを保持し記憶装置 4に出力するレジスタであり、レジスタ13,27,17,29はいずれも入力 データに同期したクロック信号CLKの立ち上がりで保持するデータを更新する。

第8図は本実施の形態2によるブロックデインタリーブ装置の動作を模式的に示すものであり、1行5列のデータに対し、ブロックデインタリーブを行う場合を例にとって示している。

この実施の形態 2 によるブロックデインタリーブ装置は、以下のようなブロックデインタリーブ方法によりデータのブロックデインタリーブを行うものである。

即ち、この方法は、(L×M) 個のアドレス (L, Mは2以上の整数) が 25 割り当てられた記憶手段に対し、ブロックデインタリーブすべき (L×M) 個 のデータを単位とするブロックを書き込み, 読み出す際のアドレスを生成し、該生成されたアドレスを用いて、上記記憶手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制御を行うことによりデータのブロックディンタリーブを行う方法において、ブロック番号0のブロックに対しアドレスの

15

増分値 REG としてα (αは2以上の整数)を与え、以後ブロック番号が1増すごとに増分値 REG にLを乗算したものを当該ブロックのアドレスの増分値 REG とする際、アドレスの増分値 REG がL×M-1を越えた場合、当該増分値 REG に代えてL×M-1による剰余を当該増分値として上記の処理を繰り返すことにより、α×L**(b-x) mod (L×M-1)に相当する演算(**はべき乗、modは剰余、xは0以上b以下の整数)を行って、各ブロック毎のアドレスの増分値を求め、各ブロックにおいて、アドレスの初期値として Ab(0)

を設定し、以後当該ブロックのアドレスの増分値 REG を順次加算することにより当該ブロック内の各アドレス Ab(1)ないし Ab(n) (n は 1 以上 L×M-1以下の整数)を生成する際、アドレスが L×M-1を越えた場合当該アドレスに代えて L×M-1による剰余を当該アドレスとして上記の処理を繰り返し、各ブロック内のアドレスを生成することにより、上記アドレス生成を実行し、かつ、上記アドレスの増分値を計算する際の剰余を求めるか否かの判定を、上記アドレスの増分値と上記 L×M-1との大小比較で判定する際、上記 L×M-1に代えて、上記乗算結果に含まれる,上記 L×M-1を越える最小値 Aを上記比較基準値として使用し、大小比較を行う第1の比較手段を使用して行う,という方法によりブロックディンタリーブを行うものである。

次に第7図の動作について、第8図に示した、4行5列のデータに対し、プロックデインタリーブを行う場合を例にとって説明する。

20 第8図に示すように、本実施の形態2によるブロックデインタリーブ装置は、入力端子1から入力されるデータをL×Mデータの記憶装置4に書き込み、このL×Mデータの記憶装置1からデータを読み出すことによりブロックデインタリーブを行うものであり、その際、第8図に示すような順序で書き込み、読み出しを行うように、制御装置12が前記記憶装置4へ制御信号を出力することによりその書き込み、読み出し制御を行い、かつアドレス生成装置3がその書き込み、読み出しの際のアドレスを生成し、これを前記記憶装置1に出力することにより、1ブロックの記憶領域を持つ記憶装置1面でブロックデインタリーブされた出力5を生成できるものである。

この装置は、ブロックデインタリープ装置の記憶装置4のアドレスが第13

(k)図 のように割り当てられているとすると、まず、第8(a)図 のようにREG を 2 とし、第13(k)図 のアドレス 0 を初期値とし 1 入力データ毎に 2 ずつ増加 する書き込みアドレスを順次生成する。その際、書き込みアドレスが 19(=4 \times 5 - 1)を越えるとこの 19による剰余をアドレスとして使用する。従って、

例えば、第13(k)図におけるアドレス2に相当するアドレスには、第8(a)図ではアドレス1が割り当てられる。そして、この生成規則に従って生成した書き込みアドレスに従い、データを書き込みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

即ち、第13(k) 図 の従来方式では書き込みアドレスが増加する順に従って $0 \to 1 \to 2 \to \cdots \to 1$ 9 の順でデータを順次書き込んでいたものが、本実施の形態 2 ではこれを 1 つ飛ばしに書き込んでゆくものである。

次に、第8(b)図 に示されているように、REGに4を乗じ、第13(k)図 におけるアドレスの並びを基準として、第13(k)図 のアドレス0を初期値とし、1入力データ毎にアドレスが8(=2×4)ずつ増加するアドレスを順次生成するが、その際、アドレスが19(=4×5-1)を越えるとこの19による剰余をアドレスとして使用する。

そして、第8(b)図において、この生成規則に従って生成したアドレスに従い 読み出しを行い、この読み出しを行ったのと同じ順で同じアドレスに対し書き込 みを行う。なお、この読み出しおよび書き込みは、ブロック内の全てのアドレス にアクセスが完了する迄行なう。

次に、第8(c)図 に示されているように、このREGに対し1を乗じるが、その値が19を越えているのでこの19による剰余13を求め、これをREGの値として使用する。

そして、第13(k) 図 に示されているアドレスの並びを基準とし、そのアド 25 レス0を初期値として、1入力データ毎に13ずつ増加するアドレスを順次生成 し、アドレスが19 (=4×5-1) を越えるとこの19による剰余を求め、これをアドレスとして使用する。

そして、この生成規則に従って生成したアドレスに従い読み出しを行い、この 読み出しを行ったのと同じ順で同じアドレスに対し書き込みを行う。なお、読み

出しおよび書き込みは、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し、 書き込みを行ってゆけば、この例では第8(j)図の時点において、第8(a)図と同 5 様のアドレスの順に戻る。

このような手順を繰り返すことにより、第9図に示すように、1ブロックの記憶領域を持つ記憶装置1面を用いてブロックデインタリーブを行うことを可能としている。これは制御装置12による書き込み読み出し制御、およびアドレス生成装置3により生成する記憶装置4のアドレスを上述のように工夫することにより実現しているものであり、これに加えて、本実施の形態2ではアドレス生成装置の回路面積や消費電力の低減が可能になっているものである。

この実施の形態2におけるアドレス生成規則は以下の通りである。

即ち、n番目のアドレスを Ab(n)、記憶装置の行の数をL、列の数をM、ブロック番号 b を 0 以上の整数、 x を 0 以上 b 以下の任意の整数とすると、

15 $Ab(n) = (Ab(n-1) + \alpha \times L * * (b-x)) \mod (L \times M-1) \cdots (4)$ $\pm t, REG = \alpha \times L * * (b-x) \mod (L \times M-1)$

ただし、Ab(0) = 0、 α は2以上の整数とする。また、**はべき乗を表わす。

従って、上述の例ではα=2として最初の書き込みの際に1つ飛ばしに書き込 みを行っており、αの値を適宜設定することにより、2つ飛ばし以上で書き込み を行うことも可能であるが、αとL×M-1の間に公約数が存在してはいけない。 これは、αとL×M-1の間に公約数が存在すると、ブロック内のデータの最後 のデータが常にアドレスL×M-1に書き込まれるはずなのに、途中でアドレス がL×M-1となってしまい、アドレスの生成規則が破綻するからである。

25 また、αがLの(-X)乗に等しい場合も除く必要がある。この場合は従来例に一致し、さらなる回路規模の縮小や消費電力の低減が実現できないからである。

次にこのような書き込み読み出し動作を行うのに必要な、アドレス生成装置の アドレス生成動作について説明する。

第7図のアドレス生成装置は、式(4)より定義されたアドレス生成規則を実行

20

25

することにより、記憶装置4のアドレスを順次生成する。

即ち、第7図のアドレス生成装置は、(X+Y) mod Z=X mod Z+Y mod Z が成立することを利用し、式(4) の $(Ab(n-1)+\alpha \times L**(b-x))$ mod $(L\times M-1)$ における、 $\alpha \times L**(b-x)$ mod $(L\times M-1)$ の項のLのべき乗計算を、定数発生器10、乗算器11、レジスタ13によりLの繰り返し乗算を行うことにより実行し、かつ、この項における α の乗算と($L\times M-1$)による剰余計算を、オーバーフロー処理装置40により実行する。

また、式(4)の $\Lambda b(n-1)$ m o d ($L \times M-1$) の項の計算およびその初期値 Ab(0)=0 の投入を、オーバーフロー処理装置 4.1 により実行する。

10 また、これら2つの項の剰余計算結果の加算を、加算器15により実行しているものである。

セレクタ21にはオーバフロー処理装置40の入力およびセレクタ24の出力が与えられるが、入力データがブロックの先頭に該当し、ブロックの先頭入力データ同期信号2が入力されると、セレクタ21は乗算器11の出力を選択し、

それ以外の場合はセレクタ24の出力を選択する。このセレクタ21の出力は比較器23によりL×M-1と比較される。セレクタ24にはセレクタ21の出力からL×M-1を減算する減算器22の出力およびセレクタ21の出力が与えられるが、セレクタ21の出力がL×M-1以上である旨を比較器23が判定すると減算器22の出力を選択し、それ以外の場合はセレクタ21の出力を選択する。そしてこのセレクタ24の出力はレジスタ13に出力される。これにより、オーバーフロー処理装置40は入力がL×M-1を越えれば、L×M-1を繰り

このようなオーバフロー処理装置を設けることにより、アドレス生成装置の内部で乗算や加算を繰り返すことにより、数値がL×M-1以上に発散してゆくのを抑えている。

返し減算することにより、その値がL×M-1以下となるように制限する。

第7図のアドレス生成装置3において、定数発生器18は初期値「α」を発生し、これをレジスタ13に出力する。乗算器11はこのレジスタ13の出力と定数発生器10の出力「L」を乗算し、オーバフロー処理装置40に出力する。

このオーパフロー処理装置40はその入力データがL×M-1を越えた場合、こ

25

れが L×M-1 以下になるまで内部のループにより「L×M-1」を繰り返し減算し、その結果をレジスタ 1 3 に出力する。このレジスタ 1 3 の出力は乗算器 1 1 により再び定数発生器 1 0 の出力「L」と乗算され、オーバフロー処理装置 4 0 に入力される。以上の動作を、人力データが L×M 個入力されるまで繰り返す。そして、入力データが L×M 個入力された時点でプロックの先頭入力データ同期信号 2 によりレジスタ 2 7 がレジスタ 1 3 の出力値に更新される。

また、定数発生器19は初期値「0」を発生し、これをレジスタ17に出力する。加算器15はこのレジスタ17の出力とレジスタ13の出力を加算し、オーバフロー処理装置41に出力する。

10 オーバフロー処理装置41はその入力データがL×M-1を越えた場合、これがL ×M-1以下になるように「L×M-1」を減算し、その結果をレジスタ17に出力するが、加算器15の出力がオーバフロー処理装置40によって最大値L×M-1以下に抑えられており、かつ、オーバフロー処理装置41自身の出力も最大値L×M-1以下に抑えられるので、入力データがL×M-1を越えた場合に減算器32が減算を実行する回数は1度だけでよく、従って、オーバフロー処理装置41は内部にオーバフロー処理装置40のような帰還ループを有しておらず、オーバフロー処理装置40よりも回路規模が小さく、その分低消費電力となっている。

レジスタ17は、入力データが L×M 個入力された時点でブロックの先頭入力 データ向期信号 2 により初期値「0」にリセットされ、同期信号入力 6 により入力データ毎に更新される。

これにより、アドレス生成装置において、ブロック番号 b の 0 番目のアドレス Ab(0) を 0 とし、ブロック番号 b の n 番目 (n は 0 以上の整数) のアドレス Ab(n) を $\alpha(\alpha$ は、2 以上の整数) と l の (b-x) 乗 (x は 0 以上 b 以下の整数) の乗算結果と Ab(n-1) との和を $l\times M-1$ で割った剰余から生成することにより、本実施の形態 2 の装置における記憶装置のアドレスの生成を実行しているものであり、乗算や加算を繰り返すことにより、アドレス生成装置内部で数値が $l\times M-1$ 以上に発散してゆくのを、オーバーフロー処理装置を設けることによって、最大値 $l\times M-1$ 以下となるように抑えている。

第10図はこの第7図のプロックデインタリーブ装置のタイミングチャート

20

25

を示している。この第10図は、入力端子16からのクロック信号CLK2、入力端子6からのクロック信号CLK、入力端子6からのリセット信号NRST、入力端子2からの信号NBLOCKSYNC、入力端子14からのリセット信号NRST、レジスタ13の出力信号、レジスタ27の出力信号、レジスタ17の出力信号、記憶装置4のデータ入力信号DI、記憶装置4のデータ出力信号DOについて示している。

次にこの第10図を用いて第7図のブロックデインタリーブ装置の動作を詳細に説明する。まず、人力端子6よりクロック信号CLKが、また、入力端子16よりその2倍の周波数のクロック信号CLK2が与えられているものとする。

10 時刻 t 0 では、入力端子 2 からの信号NBLOCK S Y N C がハイレベル (=値1:以下、H と記す)であるので、セレクタ 2 1 は、乗算器 1 1 の出力を選択せず、セレクタ 2 4 の出力を選択する。セレクタ 2 4 の出力値は不定であるが、これが L×M-1 (この例では 4×5-1=19)を越えていればその値が L×M-1以下になるまでセレクタ 2 4 は減算器 2 2 の出力を選択し続け、また、セレクタ 2 4 の出力値が元々 L×M-1以下であればセレクタ 2 4 はセレクタ 2 1 の出力を選択するので、セレクタ 2 4 の出力は L×M-1以下の不定値となる。

また、この時刻 t 0ではNBLOCKSYNC信号がHのためセレクタ28はレジスタ13の出力は選択せず、レジスタ27の出力を選択する。このセレクタ28の出力はレジスタ27の入力に戻るので、レジスタ27の出力は不定のままである。

さらに、この時刻 10ではセレクタ 30は定数発生器 19の出力値 0ではなく、セレクタ 34の出力を選択する。このセレクタ 34は加算器 15 の出力、あるいはこれが $L\times M-1$ (この例では 19)を越えていれば $L\times M-1$ を減算した値

15

25

を出力するので、レジスタ17には、セレクタ34の出力である不定値とレジスタ27の出力とを加算した不定値、あるいはこれよりL×M-1を減算した値が入力される。

次に、時刻 t 1 では、レジスタ13より値2が出力され、これが乗算器11によって定数発生器10からの定数L(=値4)と乗算されるが、この時刻 t 1では、セレクタ21はこの乗算値8を選択しない。また、セレクタ26は定数発生器18からの定数α(=値2)を選択しており、これがレジスタ13に入力される。セレクタ28およびセレクタ30も時刻 t 0におけるのと同様、それぞれレジスタ27出力およびセレクタ34出力を選択している。これらの状態は、時刻t 2でも同様である。

次に、時刻 t 3では、時刻 t 2においてレジスタ 1 3に入力された値 2がレジスタ 1 3より出力され、これと定数発生器 1 0 からの定数 L (=値4)との乗算値 8 がセレクタ 2 1 で選択されるが、比較器 2 3 はこの乗算値 8 が L × M − 1 (=値19)よりも小さいと判定するため、セレクタ 2 4 はこの乗算値 8 を選択する。またセレクタ 2 6 もこのセレクタ 2 4 からの乗算値 8 を選択するので、レジスタ 1 3 にはこの値 8 が入力される。

また、セレクタ28はレジスタ13の出力値2を選択し、レジスタ27にはこの値2が入力される。

さらに、セレクタ30は定数発生器19からの定数値0を選択し、レジスタ1 20 7にはこの値0が入力される。

次に、時刻 t 4において、時刻 t 3においてレジスタ13に入力された値8が出力され、乗算器11はこれと定数発生器10の出力値4を乗算するが、セレクタ21はこの乗算値32は選択せず、セレクタ24の出力値を選択するが、これは時刻 t 3において値8となっており、セレクタ24はセレクタ21からのこの値8を選択するので、この値8はセレクタ21,24により構成されるループにより保持される。またセレクタ26はセレクタ24出力を選択するので、このレジスタ13はこの値8が入力される。

またセレクタ28はレジスタ27の出力値2を選択し、これをセレクタ27に入力する。加算器15はこのレジスタ27の出力値2とレジスタ17の出力値0

15

とを加算し、セレクタ34,30はこの加算値2を選択しレジスタ17に入力する。

また、レジスタ17の出力が値0となるので、これを記憶装置4のアドレスとして、制御信号(書き込みイネーブル信号)NWEのHのタイミングで記憶装置4から初期値(不定値)が読み出され、かつ、時刻13においてレジスタ29に入力されていたデータD0が制御信号(書き込みイネーブル信号)NWEのLのタイミングで記憶装置4に入力される。これらの状態は、時刻15以降でも同様であるが、セレクタ30がセレクタ34の出力を選択し、レジスタ27の出力が値2を保持するので、加算器15の出力は、CLK信号が1回入力される毎に値2ずつ増加する。但し、これが値19以上になろうとすると、セレクタ34は減算器32出力を選択しその値を19以下に抑える。

次に、時刻 t 23において、セレクタ21が乗算器11の出力値32を選択すると、セレクタ24は比較器23の判定により、減算器23の出力を選択し、値13(=32-19)を出力する。セレクタ26はこの値を選択し、レジスタ13に入力する。またセレクタ28はレジスタ13の出力を選択し、この値8をレジスタ27に入力する。

加算器15はレジスタ27の出力値2とレジスタ17の出力値19を加算するが、この時刻t23においてセレクタ30は加算器15の出力を選択せず、定数発生器19の出力値0を選択し、これをレジスタ17に入力する。

20 これら、時刻 1.4 ないし時刻 t.2.3 までの動作によって、第8(a)図に示すアドレスが発生される。また、記憶装置 4 からはこれらのアドレスから初期値(不定値)がクロック C.L.K 毎に順次読み出され、これに代えてデータ D.O ないし D.1.9が、これらのアドレスにクロック C.L.K 毎に順次書き込まれる。

次に、時刻 t 2 4 において、レジスタ13は値13を出力し、乗算器11は値25 5 2を出力するが、セレクタ21はセレクタ24の出力値13を選択する。セレクタ24は比較器23の判定結果によりセレクタ21の出力値13を選択し、セレクタ26はこの値13をレジスタ13に入力する。

セレクタ28はセレクタ27の出力値13をセレクタ27に入力するので、この値13は保持される。

これらの状態は、時刻 t 2 5 以降でも同様であるが、セレクタ 3 0 がセレクタ 3 4 の出力を選択し、レジスタ 2 7 の出力が値 8 を保持するので、加算器 1 5 の出力は、C L K信号が 1 回入力される毎に値 1 0 ずつ増加する。但し、これが値 1 9 以上になろうとすると、セレクタ 3 4 は減算器 3 2 出力を選択しその値を 1 9 以下に抑え、これがレジスタ 1 7を介して 1 クロック C L K 後の記憶装置 4 にアドレスとして与えられる。

このため、時刻 t 2 4 ないし時刻 t 4 3 までの動作によって、第 8 (b) 図に示すアドレスが発生される。また、記憶装置 4 からはこれらのアドレスから、時刻 t 4 ないし t 2 3 の 期間に書き込まれていたデータ D O ないし D 1 9 がデータ D O ないし D O 1 9 としてクロック C L K 毎に順次読み出され、これに代えてデータ D 2 O ないし D 3 9 が、これらのアドレスにクロック C L K 毎に順次書き 込まれる。

さらに、時刻 t 4 4以後において、レジスタ13の出力1はクロックCLKが1度入力する毎に減少し、値33(=52-19),値14(=33-19)となって安定するが、レジスタ27は時刻 t 4 3においてレジスタ13から出力された値13を保持するため、レジスタ17の出力はこの値13の正整数倍の値19による剰余となる。

このため、時刻 t 4 4 ないし時刻 t 6 3 (図示せず)の動作によって、第8(c) 図に示すアドレスが発生される。また、記憶装置 4 からはこれらのアドレスから、20 時刻 t 2 4 ないし t 4 3 の期間に書き込まれていたデータ D 2 0 ないし D 3 9 がデータ D O 2 0 ないし D O 3 9 (図示せず)としてクロック C L K 毎に順次読み出され、これに代えてデータ D 4 0 ないし D 5 9 (図示せず)が、これらのアドレスにクロック C L K 毎に順次書き込まれる。

以後、同様の動作を繰り返すことにより、第8(a)図ないし第8(j)図に 25 示されたアドレスを順次発生する。

なお、式(4)において、xの値を設定することにより、初期状態を第8(a)図以外のいずれかの状態に変更することもできるが、この場合も上述の処理を繰り返すことにより、初期状態のブロックに戻り、以降の処理は同様の繰り返しとなる。

このように、本実施の形態2は1ブロックの記憶領域を持つ記憶装置でブロックデインタリーブを行えるものであり、この点は従来例と同様であるが、本実施の形態2はさらにそのアドレス生成装置の回路面積を削減できるものである。

以下、この点につき説明する。

5 表4の行1ないし行21はL=8, M=203、即ち8行203列のデータに対しブロックデインタリーブを行う場合のレジスタ13の値の計算結果を示したものであり、表4の行8ないし11が従来例のレジスタ13の値の計算結果を示したものである。また表4の行18ないし行21が本実施の形態2におけるレジスタ13の値の計算結果を示したものである。

10		1 2
	表 4	3 4 L= 8 5 M= 203 6 α= 1
97.46		6 α= 1 7
		8 overtime = 567 9 maxoverval = 12824 10 minoverval = 1624
15		11 maxval = 1603 12
		13
		15 M= 203 16 α = 20
		18 overtime = 693 19 maxoverval = 12967 20 minoverval = 1643 21 maxval = 1622
.20		22

これらを対比することにより、従来例ではオーバフロー処理装置40のしきい値を越えるレジスタ13の値の最小値 minoverval が1624(=L×Mの値、即ちしきい値1623を越える最小の値)であるのに対し、本実施の形態2では1643、すなわち従来例よりも大きくなっていることが分かる。

25 このように、本実施の形態2では、記憶装置に書き込み、読み出しを行う際の最初の書き込みにおいて、従来例ではアドレス通りに順次書き込みを行っているのに対し、1つ以上飛ばして書き込みを行うようにしており、この最初の書き込み順序が異なることにより、レジスタ13に保持される、しきい値を越える最小の値が従来例と同一かそれより大きくなる。

これにより、従来例では1624以上を比較する比較器が必要であったが、本 実施の形態1では1643以上を比較する比較器でよいため比較器の機能が簡 略化する。

このように、オーバフロー処理装置内の比較器で入力と比較すべきしきい値を

5 L×Mより大きくできる場合は、比較器の回路規模を従来例よりも必ず小さくできる。

以下、この点を、8行203列のデータに対しプロックデインタリーブを行う 装置を例にとって説明する。

この場合、従来例の方式では、オーバフロー処理装置 4 0 内の比較器 2 3 は入 10 力が L×M、即ち 1 6 2 4 以上であることを判定しなければならない。

第11図は従来例の方式により8行203列のデータに対しブロックデインタリーブを行う装置のオーバーフロー処理装置における比較器の構成を示すものである。

第11図において、2311ないし2319および2321ないし2333は15 ANDゲート、2334ないし2339はORゲートである。

次に動作について説明する。入力が1624以上である旨を判定するには、入力 I のビットパターンがこの1624を2進数に展開した011001011 000以上であることを判定すればよい。そしてその際、入力 I の下位3ビットはその値が0であっても1であっても判定に支障はなく、これら下位3ビットが全て1の場合の入力値は1631になる。従って、入力値が1624である旨を判定する際に下位3ビットを入力しないことにより、入力値が1624~163 1である旨を判定することができる。

ANDゲート2311ないし2319はこうした原理により入力値が1624~1631である旨を判定するものであり、ANDゲート2311ないし2325 14により入力値の12ビット目ないし5ビット目のビットバターンが01100101100に一致する場合にそれぞれ1を出力する。ANDゲート2315および2316はこれら4つのANDゲート2311ないし2314の出力が全て1である場合にそれぞれ1を出力し、ANDゲート2317はANDゲート2315および2316の出力が全て1である場合に1を出力する。また、A

10

NDゲート23 18は入力値の4ビット日が1であり、かつANDゲート2316の出力が1である場合に1を出力する。さらに、ANDゲート2319はANDゲート2317および2318の出力が全て1である場合に1を出力する。従って、ANDゲート2319の出力が1の場合、入力値が1624~1631である旨が判明する。

同様に、ANDゲート2321ないし2326は入力が1632~1663である旨を判定する。また、ANDゲート2327ないし2330は入力が1664~1791である旨を判定する。また、ANDゲート2331ないし2333は入力が1792~2047である旨を判定する。また、ORゲート2334および2335は入力が2048~16383 (maxoverval が 12824 であるため・16383 まで判定する。) である旨を判定する。

従って、ORゲート2336ないし2339によりこれらの判定結果を束ねる ことにより、入力値が1624以上である旨を判定することができる。

このように、従来例では比較器は入力がL×M、即ち1624以上であること 15 を判定しなければならないが、表4の行8ないし行11および表4の行18ない し行21の対比により、本実施の形態2では入力が1643以上である旨を判定 すればよい。

第12図は本実施の形態2のブロックデインタリーブを行う装置のオーバフロー処理装置における比較器の構成を示すものである。

第12図において、2321ないし2333はANDゲート、2334、2335および2340ないし2342はORゲートである。

この第12図では、本来入力が1643以上である旨を判定すべきであるが、 この判定は、1632以上を判定する場合に含まれるため、この回路では、16 32以上である旨を判定している。

25 まず、入力が1632~1663である旨をANDゲート2321ないし2326が判定する。また、人力が1664~1791である旨をANDゲート2327ないし2330が判定する。また、入力が1792~2047である旨をANDゲート2331ないし2333が判定する。また、入力が2048~1638383 まで判定する。)である旨をOR

ゲート2334および2335が判定する。

従って、ORゲート2340ないし2342によりこれらの判定結果を束ねることにより、入力値が1632以上、即ち1643以上である旨を判定することができる。

- 5 この第12図の回路はANDゲートが13個、ORゲートが5個必要であるが、 従来例に対応する第11図の回路では、ANDゲートが22個、ORゲートが6 個必要であり、この第12図の回路は、比較すべき対象が減った分、従来例より も回路規模を縮小でき、省面積化が図れ、かつその分消費電力も低減することが できる。
- 10 ところで、このL=8, M=203, α =20の場合は、BSデジタル放送における誤り訂正に用いて有効なものである。

即ち、BSデジタル放送の場合、リードソロモン復号器の訂正の対象となる1 データセグメントは、データインタリーブ装置の内では203 byte となっており、 送信側のブロックインタリーブ装置の列の数が203であれば、もっとも少ない インタリーブ装置の記憶容量でリードソロモン復号器の訂正能力を向上するこ とが可能となる。また、行および列の数が増加するほど、連続したバースト誤り、 に対してのリードソロモン復号器の訂正能力が向上する。

従って、これに対応する受信側のブロックデインタリーブ装置の側では、上述のように、L=8, M=203, α =20に設定することにより、最小の回路規模でバースト誤りに対する訂正能力を向上させ得るブロックデインタリープ装置を得ることが可能となる。

なお、 α は $L\times M-1$ との間に公約数が存在せず、Lの(-X)乗に等しくなければ、2以上の任意の整数であってよいが、 $\alpha=20$ の場合がもっとも効果が大きい。

25 このように、本実施の形態2によるブロックデインタリーブ装置は、ブロックデインタリーブ装置出力を生成する L×M データの記憶装置と前記記憶装置にアドレスを出力するアドレス生成装置と前記記憶装置へ制御信号を出力する記憶装置制御装置から構成され、アドレス生成装置において、ブロック番号 b の 0 番目のアドレス Ab(0)を 0 とし、ブロック番号 b の n 番目 (nは 0 以上の整数)

15

.20

のアドレス Ab(n) を、 $\alpha(\alpha t)$ と 以上の整数)と L の (b-x) 乗(x は 0 以上 b 以下の整数)の乗算結果と Ab(n-1) との加算結果を $L\times M-1$ で割った剰余から 生成し、生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックデインタリーブを行うようにしたので、記憶装置アドレス生成装置を最適化でき、最小限の回路 m 積により、ブロックデインタリーブを行うことが可能となる。

また、ブロックの先頭アドレスと最終アドレスが常に 定であるので、これらに記憶装置内の連続した領域に割り当てることにより、2データについて同時に 処理することが可能となり、記憶装置のアクセス回数が低減し、アドレス生成装 置の低消費電力化が可能となる。

また、特に、I=8、M=203のブロックデインタリーブを行う場合、特表平8-511393号公報記載の、従来のアドレス生成装置においては、ブロック番号 bの0番目のアドレス Ab(0)を0とし、ブロック番号 bのn番目(nは0以上の整数)のアドレス Ab(n)を、Lの(b-x)乗(x は0以上b以下の整数)と Ab(n-1)との加算結果を L×M-1で割った剰余から生成する。この演算を繰り返していくと、剰余の対象となる値が無限に大きくなるため、回路で実現する場合、初期値をしの(b-x-1)乗とし入力にしを乗算してオーバーフロー処理装置1(以下、剰余器1と称す)へ出力する乗算器と、入力を L×M-1で割った剰余を乗算器と加算器に出力する剰余器1と、Ab(n-1)と剰余器1の出力を加算してオーバーフロー処理装置2(以下、剰余器2と記す)へ出力する加算器と、入力をL×M-1で割った剰余を Ab(n)とする剰余器2と記す)へ出力する加算器と、入力をL×M-1で割った剰余を Ab(n)とする剰余器2とから構成されることになるが、剰余器1は入力がL×M-1以下となるまで、L×M-1を減算するための、比較器と減算器から構成され、減算の対象となる最大の値は、「1624」となり、比較器は「1624」以上を判定する機能が必要となる。

25 しかしながら、本実施の形態 2 によるブロックデインタリーブ装置において、α=20、L=8、M=203とすると、初期値をLの(b-x-1) 乗にαを乗算したものとし入力にLを乗算して剰余器1へ出力する乗算器と、人力をL×M-1で割った利余を乗算器と加算器に出力する剰余器1と、Ab(n-1)と剰余器1の出力を加算して剰余器2へ出力する加算器と、入力をL×M-1で割った剰余をAb(n)と

する剰余器 2 とから構成され、剰余器 1 は入力が L×M-1 以下となるまで、L×M-1 を減算するための、比較器と減算器から構成され、減算の対象となる最大の値は「1643」となり、比較器は、「1643」以上を判定する機能だけでよいことから、比較器の面積が低減し、最小限のアドレス生成回路面積でブロックデインタリーブを行うことが可能となる。

なお、読み出しアドレスを Ab(n) とし、書き込みアドレスを Ab(n-t)、 (t は L×M-2 以下の自然数) とし、それぞれのアドレスに対し、1 時点ごとに、 読み出しと書き込みを繰り返すことにより、プロックデインタリーブを実現する ことも可能である。

10 また、Ab(0) をβとし (βは、L×M-1 以下の自然数)、 Ab(n) を、αとしの(b-x) 乗の乗算結果と Ab(n-1) との加算結果をT.×M-1 で割った剰余から生成することも可能である。

また、上記実施の形態 1, 2では、BSデジタル放送の誤り訂正に適用されるブロックインタリーブ装置, ブロックデインタリーブ装置を例 にとって説明したが、OFDM (地上波デジタル放送) 用のブロックインタリーブ装置, ブロックデインタリープ装置に適用してもよく、上記実施の形態 1, 2と同様の効果を奏する。

この場合の 1 プロック(I, \times M データ) のサイズは以下の 72 通り ($=12 \times 6$ 通り) である。

20 96×2, 96×3, 96×4, ···, 96×11, 96×12, 96×13 192×2, 192×3, 192×4, ···, 192×11, 192×12, 192×13 384×2, 384×3, 384×4, ···, 384×11, 384×12, 384×13 2×96, 3×96, 4×96, ···, 11×96, 12×96, 13×96 2×192, 3×192, 4×192, ···, 11×192, 12×192, 13×192

 2×384 , 3×384 , 4×384 , ..., 11×384 , 12×384 , 13×384

また、上記実施の形態 1, 2 の記憶装置 1 0 4, 4 は、(L×M) 個のアドレスが割り当てられているものとしたが、より人容量のメモリに、(L×M) 個のアドレスを有する領域を設けたものに適用してもよく、上記実施の形態 1, 2 と同様の効果を奏する。

さらに、この (L×M) 個のアドレスは連続して割り当てられるものでなくてもよく、上記実施の形態1,2と同様の効果を奏する。

産業上の利用可能性

5 以上のように、本発明に係るブロックインタリーブ装置、ブロックデインタリーブ装置、ブロックインタリーブ方法、およびブロックデインタリーブ方法は、衛星放送、地上波デジタル放送やハードディスク等の記憶装置において、データのバースト誤りに対する耐性を増すために、データの配置をデータのプロック内で変更するインタリーブ操作、およびその逆操作であるデインタリーブ操の作を行うのに適しており、かつこれらの操作を記憶装置1面を用いて行いかつそのアドレス生成に要する回路規模をより縮小し、より消費電力を低減するのに適している。

請求の範囲

- 1. (L \times M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶手段と、
- 5 該記憶手段に対し、ブロックインタリーブすべき(L×M)個のデータを単位とするブロックを書き込み、読み出す際のアドレスを生成するアドレス生成手段と、

該アドレス生成手段により生成されたアドレスを用いて、上記記憶手段が上記 データの書き込みおよび読み出しを切り替えて行うように動作制御を行う制御 10 手段とを備え、

- 上記アドレス生成手段は、 - - - - -

ブロック番号 b のブロックが入力される毎に、 α (α は 2 以上の整数) と M の (b-x) 乗 (x は 0 以上 b 以下の整数、b は 0 以上の整数) との乗算結果を生成する乗算手段と、

- 15 上記乗算手段による乗算結果と比較基準値 L×M-1 との大小を比較する第1の 比較手段を有し、その比較結果に基づき上記乗算結果より可能な限り上記 L×M-1 を減算して上記乗算結果のオーバーフローを抑えることにより上記ブロック番 号bのブロックに対するアドレスの増分値 REG を出力する第1のオーバーフロー 処理手段と、
- 20 ブロック番号 b のブロックが入力される毎に、上記第 1 のオーバーフロー処理 手段により出力されるアドレスの増分値 REG に対し、上記ブロック番号 b の n-1 番目 (n は 1 以上 L×M-1 以下の整数) のアドレス Ab (n-1) を順次加算すること により上記ブロック番号 b のブロック内の n 番目のアドレス Ab (n) を順次生成す る加算手段と、
- 25 上記加算手段による加算結果と比較基準値 L×M-1 との大小を比較する第2の 比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1 を減算して上記加算結果のオーバーフローを抑えることにより上記記憶手段に 対し実際に供給するアドレスを出力する第2のオーバーフロー処理手段とを有 し、

上記第1の比較手段は、」記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記 L×M-1 に代えて、上記乗算結果に含まれる,上記 L×M-1 を越える最小値 Aを上記比較基準値として使用し、人小比較を行うものであることを特徴とするブロックインタリーブ装置。

5 2. (L×M) 個のアドレス (L, Mは2以上の整数) が割り当てられた 記憶手段と、

該記憶手段に対し、ブロックインタリーブすべき(L×M)個のデータを単位とするブロックを書き込み、読み出す際のアドレスを生成するアドレス生成手段と、

10 該アドレス生成手段により生成されたアドレスを用いて、上記記憶手段が上記 データの書き込みおよび読み出しを切り替えて行うように動作制御を行う制御 手段とを備え、

上記アドレス生成手段は、

25

ブロック番号 b(b は I 以上の整数)のブロックに対するアドレスの増分値 15 REG(b)を記憶するアドレス増分値記憶手段と、

ブロック番号 0 のブロックに対するアドレスの増分値 REG(0) としてα (αは 2 以上の整数)を上記アドレス増分値記憶手段に初期設定する第 1 の初期値設定手段と、

上記アドレス増分値記憶手段の記憶出力値 REG(c)(c=b-1)に対し M を乗算する **20** 乗算手段と、

上記乗算手段による乗算結果と比較基準値 L×M-1 との大小を比較する第1の比較手段を有し、その比較結果に基づき上記乗算結果より可能な限り上記 L×M-1を減算することにより、α×M**(b-x)mod(L×M-1)に相当する演算(**はべき乗、modは剩余、xは0以上b以下の整数)を行って、オーバーフローを抑えるとともに、上記演算結果をブロック番号bのブロックに対するアドレスの増分値 REG(b)として上記アドレス増分値記憶手段に出力する第1のオーバーフロー処理手段と、

ブロック番号 b(b は 1 以上の整数)のブロックの中のn番目 (nは1以上L×M-1以下の整数) のアドレス Ab(n)を記憶し上記記憶手段のアドレス入力に出

20

力するアドレス記憶手段と、

ブロック番号 b のブロックに対する 0 番目のアドレス Ab(0)を上記アドレス記憶手段に初期設定する第 2 の初期値設定手段と、

上記アドレス記憶手段の記憶出力値 Ab(p)に対し(p=n-1)上記アドレス増分値 記憶手段からのアドレスの増分値 REG(b)を加算する加算手段と、

上記加算手段による加算結果と比較基準値 I.×M-1 との大小を比較する第2の 比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 I.×M-1 を減算することにより(Λb(n-I)+α×M**(b-x)) mod (I.×M-1) に相当する演算を行って上記加算結果のオーバーフローを抑えるとともに、上記 10 演算結果をプロック番号 b のプロックに対する第n 番目のアドレス Ab(n)として 上記アドレス記憶手段に出力する第2のオーバーフロー処理手段とを有するも のであり、

上記第1の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記 L×M-1 に代えて、上記乗算結果に含まれる、上記 L×M-1 を越える最小値 Aを上記比較基準値として使用し、大小比較を行うものであることを特徴とするブロックインタリーブ装置。

3. 請求の範囲第2項記載のブロックインタリーブ装置において、

上記第1の初期値設定手段は、上記αを発生する第1の定数発生手段と、

リセット信号の投入時に上記第1の定数発生手段からの上記 α を選択し上記 アドレス増分値記憶手段に出力する第1のセレクタとを有するものであり、

上記第1のオーバーフロー処理手段は、上記乗算手段の出力と上記アドレス増 分値記憶手段の出力とを入力とし、上記各プロックの先頭において該乗算手段の 出力を選択し、それ以外の期間は上記アドレス増分値記憶手段の出力を選択する 第2のセレクタと、

25 上記第2のセレクタの出力と上記比較基準値Aとを比較する第1の比較手段と、

上記第2のセレクタの出力より上記L×M-1を減算する第1の減算手段と、

上記第2のセレクタの出力と上記第1の減算手段の出力とを入力とし、上記第 2のセレクタの出力が上記比較基準値以上の場合上記第1の減算手段の出力を

10

20

選択し、上記第2のセレクタの出力が上記比較基準値未満の場合該第2のセレクタの出力を選択する第3のセレクタとを有し、

リセット信号の非投入期間に上記第1のセレクタを介して上記第3のセレクタの出力を上記アドレス増分値記憶手段に出力するものであることを特徴とするブロックインタリーブ装置。

4. 請求の範囲第2項記載のブロックインタリーブ装置において、

上記第1の比較手段は、上記比較基準値として、上記 L×M-1を越える最小値 Aに代えて、L×M-1<B<Aを満たし、かつ該比較手段を構成する論理ゲート数 が最小になるように選定した値Bを使用するものであることを特徴とするブロックインタリーブ装置。

5. 請求の範囲第2項記載のブロックインタリーブ装置において、

上記第2の初期値設定手段は、値0を発生する第2の定数発生手段と、

リセット信号の投入時に上記第2の定数発生手段からの値0を選択し上記ア ドレス記憶手段に出力する第4のセレクタとを有するものであり、

15 上記第2のオーバーフロー処理手段は、上記加算手段の出力と比較基準値L× M-1とを比較する第2の比較手段と、

上記加算手段の出力より上記比較基準値 L×M-1を減算する第2の減算手段と、 上記加算手段の出力と上記第2の減算手段の出力とを入力とし、上記加算手段 の出力が上記比較基準値以上の場合上記第2の減算手段の出力を選択し、上記加 算手段の出力が上記比較基準値未満の場合該加算手段の出力を選択する第5の セレクタとを有し、

リセット信号の非投入期間に上記第4のセレクタを介して上記第5のセレクタの出力を上記アドレス記憶手段に出力するものであることを特徴とするプロックインタリーブ装置。

25 6. 請求の範囲第2項記載のブロックインタリーブ装置において、

前記αとL×M-1 との間に公約数が存在しないように、これらの値を設定したことを特徴とするブロックインタリーブ装置。

7. 請求の範囲第2項記載のブロックインタリーブ装置において、 前記αとMの(-x)乗が等しくないように、これらの値を設定したことを特徴と するプロックインタリーブ装置。

8. 請求の範囲第 2 項記載のブロックインタリーブ装置において、 前記 α 、L、M の値を、それぞれ α = 20 、L=8 、M=203 としたことを特徴とす

るブロックインタリーブ装置。

5 9. 請求の範囲第2項記載のブロックインタリーブ装置において、

前記 (L,M) の値を、

 $L=96 \times X(X=1, 2, 4), M=2, \dots, 13$

あるいは

 $M=2, \dots, 13, L=96 \times X(X=1, 2, 4)$

10 の 7 2 通りのいずれかの値としたことを特徴とするブロックインタリーブ 装置。

10. (L×M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶手段と、

該記憶手段に対し、ブロックデインタリーブすべき(L×M)個のデータを 15 単位とするブロックを書き込み、読み出す際のアドレスを生成するアドレス生 成手段と、

該アドレス生成手段により生成されたアドレスを用いて、上記記憶手段が上記 データの書き込みおよび読み出しを切り替えて行うように動作制御を行う制御 手段とを備え、

上20 上記アドレス生成手段は、

ブロック番号 b のブロックが入力される毎に、 α (α は 2 以上の整数) と L の (b-x) 乗 (x は 0 以上 b 以下の整数、b は 0 以上の整数) との乗算結果を生成する乗算手段と、

上記乗算手段による乗算結果と比較基準値 L×M-1 との大小を比較する第1の 25 比較手段を有し、その比較結果に基づき上記乗算結果より可能な限り上記 L×M-1 を減算して上記乗算結果のオーバーフローを抑えることにより上記ブロック番号 b のブロックに対するアドレスの増分値 REG を出力する第1のオーバーフロー処理手段と、

プロック番号bのブロックが入力される毎に、上記第1のオーバーフロー処理

手段により出力されるアドレスの増分値 REG に対し、上記ブロック番号 b の n-l 番目 (n は 1 以上 l.×M-1 以下の整数) のアドレス Ab(n-1)を順次加算することにより上記ブロック番号 b のブロック内の n 番目のアドレス Ab(n)を順次生成する加算手段と、

- 5 上記加算手段による加算結果と比較基準値 L×M-1 との人小を比較する第2の 比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1 を減算して上記加算結果のオーバーフローを抑えることにより上記記憶手段に 対し実際に供給するアドレスを出力する第2のオーバーフロー処理手段とを有 し、
- 10 上記第1の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記L×M-1に代えて、上記乗算結果に含まれる,上記L×M-1 を越える最小値Aを上記比較基準値として使用し、大小比較を行うものであることを特徴とするブロックディンクリーブ装置。
- 1 1. (L×M) 個のアドレス (L, Mは2以上の整数) が割り当てられ 15 た記憶手段と、

該記憶手段に対し、ブロックデインタリーブすべき(L×M)個のデータを単位とするブロックを書き込み、読み出す際のアドレスを生成するアドレス生成手段と、

該アドレス生成手段により生成されたアドレスを用いて、上記記憶手段が上記 20 データの書き込みおよび読み出しを切り替えて行うように動作制御を行う制御 手段とを備え、

上記アドレス生成手段は、

プロック番号 b(b は 1 以上の整数)のブロックに対するアドレスの増分値 REG(b)を記憶するアドレス増分値記憶手段と、

25 ブロック番号 0 のブロックに対するアドレスの増分値 REG(0) としてα (αは 2 以上の整数)を上記アドレス増分値記憶手段に初期設定する第1の初期値設定手段と、

上記アドレス増分値記憶手段の記憶出力値 REG(c)(c=b-1)に対し L を乗算する 乗算手段と、

上記乗算手段による乗算結果と比較基準値 L×M-1 との大小を比較する第1の比較手段を有し、その比較結果に基づき上記乗算結果より可能な限り上記 L×M-1を減算することにより、α×L**(b-x)mod(L×M-1)に相当する演算(**はべき乗、modは剰余、xは0以上b以下の整数)を行って、オーバーフローを抑えるとともに、上記演算結果をブロック番号bのブロックに対するアドレスの増分値 REG(b)として上記アドレス増分値記憶手段に出力する第1のオーバーフロー処理手段と、

ブロック番号 b(b は 1 以上の整数)のブロックの中の n 番目 (n は 1 以上 L × M-1以下の整数) のアドレス Ab(n)を記憶し上記記憶手段のアドレス入力に出力するアドレス記憶手段と、

ブロック番号 b のブロックに対する 0 番目のアドレス Ab(0)を上記アドレス記憶手段に初期設定する第 2 の初期値設定手段と、

上記アドレス記憶手段の記憶出力値 Ab(p)に対し(p=n 1)上記アドレス増分値記憶手段からのアドレスの増分値 REG(b)を加算する加算手段と、

上記加算于段による加算結果と比較基準値 L×M-1 との大小を比較する第2の 比較手段を有し、その比較結果に基づき上記加算結果より可能な限り上記 L×M-1 を減算することにより(Ab(n-1)+α×L**(b-x)) mod (L×M-1) に相当する演算を行って上記加算結果のオーバーフローを抑えるとともに、上記 演算結果をプロック番号 b のプロックに対する第 n 番目のアドレス Ab(n)として 上記アドレス記憶手段に出力する第2のオーバーフロー処理手段とを有するものであり、

上記第1の比較手段は、上記乗算結果と上記比較基準値 L×M-1 とを比較する際に、上記 L×M-1に代えて、上記乗算結果に含まれる,上記 L×M-1を越える最小値 Aを上記比較基準値として使用し、大小比較を行うものであることを特徴とするプロックデインタリーブ装置。

12. 請求の範囲第11項記載のブロックデインタリーブ装置において、 上記第1の初期値設定手段は、上記αを発生する第1の定数発生手段と、

リセット信号の投入時に上記第1の定数発生手段からの上記αを選択し上記 アドレス増分値記憶手段に出力する第1のセレクタとを有するものであり、

上記第1のオーバーフロー処理手段は、上記乗算手段の出力と上記アドレス増 分値記憶手段の出力とを入力とし、上記各ブロックの先頭において該乗算手段の 出力を選択し、それ以外の期間は上記アドレス増分値記憶手段の出力を選択する 第2のセレクタと、

5 上記第2のセレクタの出力と上記比較基準値Aとを比較する第1の比較手段 と、

上記第2のセレクタの出力より上記L×M-1を減算する第1の減算手段と、

上記第2のセレクタの出力と上記第1の減算手段の出力とを入力とし、上記第2のセレクタの出力が上記比較基準値以上の場合上記第1の減算手段の出力を選択し、上記第2のセレクタの出力が上記比較基準値未満の場合該第2のセレクタの出力を選択する第3のセレクタとを有し、

リセット信号の非投入期間に上記第1のセレクタを介して上記第3のセレクタの出力を上記アドレス増分値記憶手段に出力するものであることを特徴とするプロックデインタリーブ装置。

15 13. 請求の範囲第11項記載のプロックデインタリーブ装置において、

上記第1の比較手段は、上記比較基準値として、上記 L×M-l を越える最小値Aに代えて、L×M-l < B < A を満たし、かつ該比較手段を構成する論理ゲート数が最小になるように選定した値Bを使用するものであることを特徴とするブロックディンタリーブ装置。

20 14. 請求の範囲第11項記載のブロックデインタリーブ装置において、 上記第2の初期値設定手段は、値0を発生する第2の定数発生手段と、

リセット信号の投入時に上記第2の定数発生手段からの値0を選択し上記ア ドレス記憶手段に出力する第4のセレクタとを有するものであり、

上記第2のオーバーフロー処理手段は、上記加算手段の出力と比較基準値L× 25 M-1とを比較する第2の比較手段と、

上記加算手段の出力より上記比較基準値 L×M-1 を減算する第2の減算手段と、 上記加算手段の出力と上記第2の減算手段の出力とを入力とし、上記加算手段 の出力が上記比較基準値以上の場合上記第2の減算手段の出力を選択し、上記加 算手段の出力が上記比較基準値未満の場合該加算手段の出力を選択する第5の セレクタとを有し、

リセット信号の非投入期間に上記第4のセレクタを介して上記第5のセレクタの出力を上記アドレス記憶手段に出力するものであることを特徴とするブロックデインタリーブ装置。

- 5 15. 請求の範囲第11項記載のブロックデインタリーブ装置において、 前記αとL×M-1 との間に公約数が存在しないように、これらの値を設定した ことを特徴とするブロックデインタリーブ装置。
- 16. 請求の範囲第11項記載のブロックデインタリーブ装置において、 前記αとLの(-x)乗が等しくないように、これらの値を設定したことを特徴と10 するブロックデインタリーブ装置。
 - 17. 請求の範囲第11項記載のブロックデインタリーブ装置において、 前記 α 、L、Mの値を、それぞれ α =20、L=8、M=203 としたことを特徴とするブロックデインタリーブ装置。
 - 18. 請求の範囲第11項記載のブロックデインタリーブ装置において、
- 15 前記 (L,M) の値を、 L=96×X(X=1,2,4),M=2,…,13

あるいは

25

 $M=2, \dots, 13, L=96 \times X(X=1, 2, 4)$

の72通りのいずれかの値としたことを特徴とするブロックデインタリー 20 ブ装置。

19. (L×M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶手段に対し、ブロックインタリーブすべき (L×M) 個のデータを単位とするブロックを書き込み, 読み出す際のアドレスを生成し、該生成されたアドレスを用いて、上記記憶手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制御を行うことによりデータのブロックインタリーブを行う方法において、

ブロック番号 0 のブロックに対しアドレスの増分値 REG としてα(αは2以上の整数)を与え、以後ブロック番号が1増すごとに増分値 REG にMを乗算したものを当該ブロックのアドレスの増分値 REG とする際、アドレスの増分値 REG が L

15

20

 \times M - 1 を越えた場合、当該増分値 REG に代えて L \times M - 1 による剰余を当該増分値として上記の処理を繰り返すことにより、 $\alpha \times$ M **(b-x) m o d (L \times M - 1) に相当する演算(** はつき乗、m o d は剩余、x は 0 以上 b 以下の整数)を行って、各ブロック毎のアドレスの増分値を求め、

5 各ブロックにおいて、アドレスの初期値として Ab(0)を設定し、以後 当該プロックのアドレスの増分値 REG を順次加算することにより当該ブロック 内の各アドレス Ab(1)ないし Ab(n) (n は1以上 L×M-1以下の整数) を生 成する際、アドレスが L×M-1を越えた場合当該アドレスに代えて L× M-1による剰余を当該アドレスとして上記の処理を繰り返し、各プロッ 20 ク内のアドレスを生成することにより、上記アドレス生成を実行し、

かつ、上記アドレスの増分値を計算する際の剰余を求めるか否かの判定を、上記アドレスの増分値と上記L×M-1との大小比較で判定する際、上記L×M-1に代えて、上記乗算結果に含まれる、上記L×M-1を越える最小値Aを上記比較基準値として使用し、大小比較を行う第1の比較手段を使用して行うことを特徴とするブロックインタリープ方法。

20. 請求の範囲第19項記載のブロックインタリーブ方法において、

上記第1の比較手段は、上記比較基準値として、上記 L×M-I を越える最小値 Aに代えて、L×M-I < B < Aを満たし、かつ該比較手段を構成する論理ゲート数 が最小になるように選定した値Bを使用することを特徴とするブロックインタリーブ方法。

21. 請求の範囲第19項記載のブロックインタリーブ方法において、

前記αと L×M-1 との間に公約数が存在しないように、これらの値を設定したことを特徴とするブロックインタリーブ方法。

- 22. 請求の範囲第19項記載のプロックインタリーブ方法において、
- 25 前記αと M の (-x) 乗が等しくないように、これらの値を設定したことを特徴と するブロックインタリーブ方法。
 - 23. 請求の範囲第19項記載のブロックインタリーブ方法において、

前記 α 、L、M の値を、それぞれ α =20 、L=8 、M=203 としたことを特徴とするブロックインタリーブ力法。

24. 請求の範囲第19項記載のブロックインタリーブ方法において、

前記 (L,M) の値を、

 $L=96 \times X (X=1, 2, 4), M=2, \dots, 13$

あるいは

10

.25

5 $M=2, \dots, 13, L=96 \times X(X=1, 2, 4)$

の72通りのいずれかの値としたことを特徴とするブロックインタリーブ 方法。

25. (L×M) 個のアドレス (L, Mは2以上の整数) が割り当てられた記憶手段に対し、ブロックデインタリーブすべき (L×M) 個のデータを単位とするブロックを書き込み、読み出す際のアドレスを生成し、該生成されたアドレスを用いて、上記記憶手段が上記データの書き込みおよび読み出しを切り替えて行うように動作制御を行うことによりデータのブロックデインタリーブを行う方法において、

ブロック番号 0 のブロックに対しアドレスの増分値 REG としてα (αは2以上 の整数)を与え、以後ブロック番号が1増すごとに増分値 REG にしを乗算したものを当該ブロックのアドレスの増分値 REG とする際、アドレスの増分値 REG がし×M-1を越えた場合、当該増分値 REG に代えてし×M-1による剰余を当該増分値として上記の処理を繰り返すことにより、α×L**(b-x)mod (L×M-1)に相当する演算(**はべき乗、modは剰余、xは0以上b 以下の整数)を行って、各ブロック毎のアドレスの増分値を求め、

各ブロックにおいて、アドレスの初期値として Ab(0)を設定し、以後当該ブロックのアドレスの増分値 REG を順次加算することにより当該ブロック内の各アドレス Ab(1)ないし Ab(n) (n は1以上L×M-1以下の整数)を生成する際、アドレスがL×M-1を越えた場合当該アドレスに代えてL×M-1による剰余を当該アドレスとして上記の処理を繰り返し、各ブロック内のアドレスを生成することにより、上記アドレス生成を実行し、

かつ、上記アドレスの増分値を計算する際の剰余を求めるか否かの判定を、上記アドレスの増分値と上記L×M-1との大小比較で判定する際、上記L×M-1に代えて、上記乗算結果に含まれる、上記L×M-1を越える最小値Aを上記比

較基準値として使用し、大小比較を行う第1の比較手段を使用して行うことを特 徴とするブロックデインタリープ方法。

26. 請求の範囲第25項記載のブロックデインタリーブ方法において、

上記第1の比較手段は、上記比較基準値として、上記 L×M-1 を越える最小値 Aに代えて、L×M-1<B<Aを満たし、かつ該比較手段を構成する論理ゲート数 が最小になるように選定した値Bを使用することを特徴とするブロックデイン タリーブ方法。

- 27. 請求の範囲第25項記載のブロックデインタリーブ方法において、 前記αと L×M-1 との間に公約数が存在しないように、これらの値を設定した ことを特徴とするブロックデインタリーブ方法。
 - 28. 請求の範囲第25項記載のブロックデインタリーブ方法において、 前記αと M の (-x) 乗が等しくないように、これらの値を設定したことを特徴と するブロックデインタリーブ方法。
 - 29. 請求の範囲第25項記載のプロックデインタリーブ方法において、
- 15 前記 α 、L、M の値を、それぞれ α =20、L=8、M=203 としたことを特徴とするプロックデインタリーブ β 法。
 - 30. 請求の範囲第25項記載のブロックデインタリーブ方法において、 前記 (L,M) の値を、

 $L=96 \times X (X=1, 2, 4), M=2, \dots, 13$


20 あるいは

10

 $M=2, \dots, 13, L=96 \times X(X=1, 2, 4)$

の72通りのいずれかの値としたことを特徴とするブロックデインタリー プ方法。






部区




	18	12	9	19			4	Τ.	Τ
	-	+	┼	╅——	S	2	14	1	10
_	4	12	E	S	:(2)=	Ξ	4	19	٥
(S) 55	6	က	9	2	<u>図 6</u>	-	13	မှ	α
第2(e)図 15	14	œ	2	15	第2(j)図 40-(19×2)=2	10	က	15	α
無	0	13	7	-	账	0	12	2	17
	14	m	1-	19		6	13	6	Та
<u> </u>	-	┼	1-1	 	∞ II	2	-	16	7 10
(E) X		6	12	9	(3)	17	-	4	1
三	_	15	4	12	<u>⊠</u> <u>6</u>	2	∞	=	14
第2(d)図 60-(19×3)=3	13	2	2	8	第2(i)図 65-(19×3)=8	12	15	∞ —	0
紙	0	80	16	2	紙	0	က	9	o
		Tio	· ·				·		
12	13	15	12	139	က	12	∞	4	5
2)=	5	^	6	Ξ	3)=,	6	2	-	18
図 × 8	16	28	-	က	図 ×	9	2	17	13
第2(c)図 50-(19×2)=12	8	10	12	14	第2(h)図 70-(19×3)=13	3	18	14	10 13 16 19
紙品	0	2	4	9	紙	0	15	1.	7
		<u> </u>	Ι		1				_
	80	20	6	19	14	3	2	_	5
	9	16	7	17	4)=	7	9	2	4
図。	4	14	5	15	(S) X (S)	11	10	6	000
第2(b)図 10	~	12	က	13	第2(g)図 90-(19×4)=14	0 15 11	14	13	12
紙	0	10	-	11	₩ ⁶	0	18	11	16 12
	2	4		19	I	10	0		<u></u>
	-		(0	-	2. ∞	15	10	5	19
[S]	_	4	16	6	_ (6)	16	1	9	-
図 ~	_	13	9	18	図 <u>&</u>	1	12	7	2
第2(a)図 ²	10	3	15	8	第2(f)図 75-(19×3)=18	18	13	8	3
無	0	12	2	17	紙「	0	14	6	4
					•				



第3図










rés — tien


WO 00/55975



5/14



第6図







AD DO 記装電電電 CLK2 NWE Ճ 50 制御茶圈 ~ 29 200 602 9


第7図

	-


ت	第8(a)図	67		都体	¥8(I	第8(b)図	ক্র		भ्रम	£8(第8(c)図	ভ্য			紙	第8(d)図	図			粃	38(第8(e)図		
2						80				ന	12-1	32-19=13	က		ິດ	$52-(19\times2)=14$) X	2)=1	4		-95	$56 - (19 \times 2) = 18$	(2)=	8
10	-	11	2	0	12	5 5	17	10	0		3 6	6 9	9 1	12	0	15 11	=	7	m	0	18	8 17	16	15
3	13	4	14	8	15	8	-	13	15		18	2 5	5	ω	18	14	2	9	2	14	13	3 12	=	2
15	9	16	7	9	18	3 11	4	16		<u> </u>	14 1	17.1	<u> </u>	4	17	13	6	5	-	6	00	7	9	5
8	18	6	19	6	2	14	1	19	7		10 13		16 1	19	16	12	80	4	13	4	3	2	<u> -</u>	19
(i,)	第8(f)図			粃	38(第8(g)図	ह्य		和水	38(第8(h)図	<u>স</u>			遥	第8(i)図	X			#	<u>)</u>	第8(j)図		
	X 6	$72-(19\times3)=15$	15		-09	(19)	$60 - (19 \times 3) = 3$	က္			•	12			4	$48-(19\times2)=10$	0×6	=1	٥		40	40-(19×2)=2	(2)=	çı
	14 9	4	18	0	13	7 1	-	14	0	00		16 5		13	0	2	4	9	∞	0	10	1	Ξ	2
∞	3	17	12	∞	2	15	6	3	2		9	18 7		15	5	12	14	16	20	12	m	13	4	14
2	16	11	9	91	3 10	4	17	Ξ	4	12	2	6	-	12	-	က	5	7	6	ည	15	9	16	7
15	10	5	139		18	12	5 18 12 6 19	19	ဖ	-	4	6 14 3 11 19	1=	То	11 13 15 17 19	7	7.	1	9	12	α	0 81	σ	-



第9図













第11図







第12図








		T	16,	T =	1			1	1	T ==	ŀ			1		r <u></u>	1		r	г		_
17	= 1	5	12	19			4	6	3 14	3 19			=	-	2	19			4	6	14	10
) <mark>区</mark> 55-(19×2)=17	3 8	15	3	2		9=1	3	8	13	7 18		9=9	5 13	<u>e</u>	12	2		9=1	3	00	13	18
	8	9 (9	13	 -		20-19 =1	2	1	1 12	3 17	_	28-19=9	7 15	5	14	4		20-19=1	2	7	12	17
(X)	6	16	4	Ξ	図		-	9	10 11	5 16	図	N	11	_	3 16	9	図	7	-	9	11	16
3(€	<u>'</u>	7	7	7	3())	0	5	LĒ	15	3(0	6	20	ω	13(t)図		0	2	2	15
第13(e)区 55-(第13(j)図						第13(0)区						黑	•				
	6	9	3	19		4	E	7	13	19		<u></u>	9	4	2	19			16	17	18	19
=======================================	2	18	15	12		(4)=	15	7	80	14		(3)=	14	12	2	80		=2	12	13	14	15
巡 30-19=11	14	E	∞	5		19	10	19	8	6		19	က	_	138	16		24-19=5	∞	თ	9	Ξ
図窓	2/2	4	_	=	図	80-(19×4)=4	5	Ξ	=	4	図	$64 - (19 \times 3) = 7$	E	6	7	2	図	24	4	ည	9	~
3 <u>(</u> d	0	19	13	2		•	0	9	12	18	3(1)		0	12	5.	13	3(s)		0	-	7	က
第13(d)図					第13(i)区						第13(n)図						第13(s)図					
	[<u>~</u>	T-	15	19	1		2	19	60	19			5	16	æ	19)		<u> </u>	-	15	6
co co	 	141	18	8	ĺ	စ	18	101	2	13 1		•	18	101	2 8	13 1		9=(10 7	14 11	18 1	3 19
<u>점</u> 25-19=6	13	12	7	9		35-19=16	12 1	4	15	7		9	12	4	15	7		44-(19×2)=6	13 1	17	2 1	9
<u>।</u>	19	-	2	6	ভ্ৰ	35-	9	17	6	-	図	•	9	17	6	1	তা	<u>-</u>	16 1	1	5	6
<u> </u>	0	4	∞	12	2		0	=	8	14	(m)		0	11	3	14	3	44	0	4	8	12
第13(c)図 2	<u> </u>	<u> </u>	<u> </u>	<u> </u>	第13(h)図		L	L	L		第13(m)図	į		1	L		第13(r)図		L	نــــا		<u> </u>
紙		T			紙						紙						紙		_			
	16	1-	28	13		2=	9	4	2	19			<u> </u>	7	13	19		=	6	9	3	19
	12	13	114	15		$(19\times2)=7$	14	12	2	8			15	2	∞	14		9×3)=1	2	18	15	12
w	-	6	9	=		(19)	3	<u> </u>	18	16		4	2	16	က	6			14	11	8	2
<u>(S</u>	4	2	9	7	i i	45-(0	6	7	5	X		5	11	17	4	図	68-(1	7	4	_	10 17
3(t	0		7	က	3(E		6	17	15	13	3(1)		0	9	12	18	3(0		0	16	13	-
第13(b)図					第13(g)図						第13(1)図						第13(q)図					
	4	თ	14	19		ത	=	-	10	19			4	6	14	19			17	2	12	19
	က	ထ	13	18		4)=	13	က	12	2			3	8	13	18		:17	89	15	က	10
_	2	7	12	17		19X	15	5	14	4		-	2	7	12			36-19=17	18	9	13	-
X	_	9	11	16	X	$85-(19\times4)=9$	0 17	2	16	9	<u>⊠</u>	•	-	9	11	15 16 17	図	36	6	16	4	11
3(a,	0	2	10	15	Œ	w	0	6	.8	∞	$\widetilde{\mathbb{S}}$		0	5	10	15	<u>@</u>		0	7	14	2
第13(a)図					第13(f)図						第13(火)図						第13(p)図					
B 17					SIK						和化						Apr					



第14図





International application No.

PCT/JP00/01543

	FICATION OF SUBJECT MATTER C1 ⁷ H03M13/27		
According to	International Patent Classification (IPC) or to both nati	ional classification and IPC	
B. FIELDS	SEARCHED		
Int.	,		
Jitsu Koka:	on searched other than minimum documentation to the ayo Shinan Koho(Y1,Y2) 1926-2000 i Jitsuyo Shinan Koho(U) 1971-2000	Toroku Jitsuyo Shinan Ko Jitsuyo Shinan Toroku K	oho(U) 1994-2000 oho(Y2)1996-2000
Electronic da	ta base consulted during the international search (name	of data base and, where practicable, sear	ch terms used)
C. DOCUN	MENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.
A	WO, 95/16311, A (THOMSON CONSUM 15 June, 1995 (15.06.95), FIG5&JP,08-511393,A	ER ELECTRONICS),	1~30
A	EP, 0715432, A (AT&T Corp.), 05 June, 1996 (05.06.96), FIG.2&JP,08-242217		1~30
	r documents are listed in the continuation of Box C.	See patent family annex.	1.01
"A" docume conside "E" earlier date "L" docume cited to special "O" docume means "P" docume than th	categories of cited documents: ent defining the general state of the art which is not red to be of particular relevance document but published on or after the international filing ent which may throw doubts on priority claim(s) or which is destablish the publication date of another citation or other reason (as specified) ent referring to an oral disclosure, use, exhibition or other ent published prior to the international filing date but later the priority date claimed actual completion of the international search fune, 2000 (16.06.00)	"T" later document published after the interpriority date and not in conflict with the understand the principle or theory und document of particular relevance; the considered novel or cannot be considered step when the document is taken alone "Y" document of particular relevance; the considered to involve an inventive stee combined with one or more other such combination being obvious to a person document member of the same patent Date of mailing of the international sear 27 June, 2000 (27.0)	ne application but cited to lerlying the invention claimed invention cannot be lered to involve an inventive claimed invention cannot be p when the document is n documents, such n skilled in the art family rch report
Name and n	nailing address of the ISA/ anese Patent Office	Authorized officer Telephone No.	





国際調査報告

国際出願番号 PCT/JP00/01543

	属する分野の分類(国際特許分類(IPC)) Cl ⁷ H03M13/27						
D 翻水子	行った分野						
B. 調査を行った	行った分野 最小限資料(国際特許分類(IPC))						
	版小版資料(国際特計方類(1 FC)) C l ⁷ H 0 3 M 1 3 / 2 7						
显小阳 漆枣101							
1	日新案公報(Y1、Y2) 1926-200	0 0					
日本国公開	実用新案公報(U)	0 0					
日本国登録	k実用新案公報 (U) 1994-20(0 0					
日本国実用	用新案登録公報 (Y 2) 1996-200	0 0					
国際調本で伸	用した電子データベース(データベースの名称、	調査に使用した用語)					
COC.	The second secon	· · · · · · · · · · · · · · · · · ·					
C. 関連す	ると認められる文献						
引用文献の			関連する				
カテゴリー*	引用文献名 及び一部の箇所が関連すると	さは、その関連する箇所の表示	請求の範囲の番号				
A	WO, 95/16311, A (THOMS	ON CONSUMER ELECTRONICS) .	1~30				
	15,6月.1995(15.06.						
	8-511393, A						
A	EP, 0715432, A (AT&7	Г Corp) 5 68	1~30				
A	1996 (05. 06. 96) FIG. 2&JP, 08-2422						
1	i e	J. 200 JI, UU 2422					
	17						
C欄の続		□ パテントファミリーに関する別	紙を参照。				
	のカテゴリー	の日の後に公表された文献 「T」国際出願日又は優先日後に公表:	された文献でなって				
	連のある文献ではなく、一般的技術水準を示す	TT」国際出願日又は優先日後に公表。 て出願と矛盾するものではなく、					
もの 「E」国際出	願日前の出願または特許であるが、国際出願日	論の理解のために引用するもの					
_ ,	吸す前の口頭または ですてあるが、 国際口域は 公表されたもの	「X」特に関連のある文献であって、	当該文献のみで発明				
	主張に疑義を提起する文献又は他の文献の発行	の新規性又は進歩性がないと考え	えられるもの				
日若し	くは他の特別な理由を確立するために引用する	「Y」特に関連のある文献であって、	当該文献と他の1以				
	(理由を付す)	上の文献との、当業者にとって					
	よる開示、使用、展示等に言及する文献	よって進歩性がないと考えられ 「&」同一パテントファミリー文献	ものの				
「ピ」国際出	願日前で、かつ優先権の主張の基礎となる出願	・②」四一ハラントノアミリ一又獣					
国際調査を完	 :了した日	国際調査報告の発送日					
ار ت تحریبیت	16. 06. 00	27.06.0	0_				
□ MY 8M → 1/4 P E	の夕茶及びもナル	特許庁審査官(権限のある職員)	5K 8124				
	Mの名称及びあて先 <国特許庁(ISA/JP)	特計庁番倉官(権限のめる収員) 石井 研一 日					
	郵便番号100-8915	90)				
東京	都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101					



tional application No.

PCT/JP00/01543

A. CLASS	IFICATION OF SUBJECT MATTER C1 H03M13/27		
According to	o International Patent Classification (IPC) or to both nati	ional classification and IPC	
	SEARCHED		
Minimum do	ocumentation searched (classification system followed b C1 H03M13/27	y classification symbols)	
Jits Koka	ion searched other than minimum documentation to the uyo Shinan Koho(Y1,Y2) 1926-2000 i Jitsuyo Shinan Koho(U) 1971-2000	Toroku Jitsuyo Shinan K Jitsuyo Shinan Toroku K	oho(U) 1994-2000 oho(Y2)1996-2000
	ata base consulted during the international search (name	of data base and, where practicable, sea	rch terms used)
C. DOCU	MENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.
А	WO, 95/16311, A (THOMSON CONSUM 15 June, 1995 (15.06.95), FIG5&JP,08-511393,A	ER ELECTRONICS),	1-30
A	EP, 0715432, A (AT&T Corp.), 05 June, 1996 (05.06.96), FIG.2&JP,08-242217		1~30
Furthe	er documents are listed in the continuation of Box C.	See patent family annex.	
"A" docum consid "E" earlier date "L" docum cited to specia "O" docum means "P" docum than th	nent published prior to the international filing date but later the priority date claimed	"T" later document published after the interpriority date and not in conflict with the understand the principle or theory understand the considered novel or cannot be considered to expend the considered to involve an inventive steep with one or more other successible of the same patent "&" document member of the same patent."	he application but cited to derlying the invention cannot be cred to involve an inventive e claimed invention cannot be provided invention cannot be provided in the document is he documents, such in skilled in the art family
Date of the	actual completion of the international search June, 2000 (16.06.00)	Date of mailing of the international sea 27 June, 2000 (27.0	rch report 6 . 0 0)
Name and to	nailing address of the ISA/ anese Patent Office	Authorized officer	
Facsimile N	ło.	Telephone No.	





-

国際調査報告

国際出願番号 PCT/JP00/01543

	属する分野の分類(国際特許分類(IPC)) Cl ⁻ H03M13/27							
	Fった分野 最小限資料(国際特許分類(IPC)) Cl ⁷ H03M13/27							
日本国実用 日本国公開 日本国登録 日本国実用	**の資料で調査を行った分野に含まれるもの 新案公報(Y 1、Y 2) 1926-20 実用新案公報(U) 1971-20 実用新案公報(U) 1994-20 新案登録公報(Y 2) 1996-20	0						
国際調査で使用	用した電子データベース(データベースの名称、	調査に使用した用語)						
C. 関連する	ると認められる文献							
引用文献の		A STATE OF THE STA	関連する					
カテゴリー*	引用文献名 及び一部の箇所が関連すると	きは、その関連する箇所の表示	請求の範囲の番号					
A	WO, 95/16311, A (THOMS 15, 6月. 1995 (15. 06. 8-511393, A	95), FIG5&JP、0	1~30 1~30					
A	A EP、0715432, A (AT&T Corp.)、5.6月. 1~30 1996 (05.06.96) FIG. 2&JP, 08-2422 17							
□ C欄の続き	きにも文献が列挙されている。	パテントファミリーに関する別	紙を参照。					
もの 「E」国際出版 以後にな 「L」優先権 日若し 文献(I	のカテゴリー 連のある文献ではなく、一般的技術水準を示す 頭日前の出願または特許であるが、国際出願日 公表されたもの 主張に疑義を提起する文献又は他の文献の発行 くは他の特別な理由を確立するために引用する 理由を付す) よる開示、使用、展示等に言及する文献 頭日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表 て出願と矛盾するものではなく、 論の理解のために引用するもの 「X」特に関連のある文献であって、 の新規性又は進歩性がないと考 「Y」特に関連のある文献であって、 上の文献との、当業者にとって、 よって進歩性がないと考 によって進歩性がないとうれ	発明の原理又は理 当該文献のみで発明 えられるもの 当該文献と他の1以 自明である組合せに					
国際調査を完	了した日 16.06.00	国際調査報告の発送日 27.06.0	0					
		特許庁審査官(権限のある職員)	5K 8124					
日本[国特許庁(ISA/JP)	石井 研一 "钉	• •					
	郵便番号100-8915	電話番号 03-3581-1101						
東京	都千代田区霞が関三丁目4番3号							



PCT

NOTICE INFORMING THE APPLICANT OF THE COMMUNICATION OF THE INTERNATIONAL APPLICATION TO THE DESIGNATED OFFICES

(PCT Rule 47.1(c), first sentence)

HAYASE, Kenichi Hayase & Co. Patent Attorneys

From the INTERNATIONAL BUREAU

8F, Esaka ANA Building 17-1, Enoki-cho

Suita-shi Osaka 564-0053

JAPON



Date of mailing (day/month/year)

21 September 2000 (21.09.00)

Applicant's or agent's file reference

P21794-PO

IMPORTANT NOTICE

International application No. PCT/JP00/01543

International filing date (day/month/year)

14 March 2000 (14.03.00)

Priority date (day/month/year)

15 March 1999 (15.03.99)

Applicant

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al

1. Notice is hereby given that the International Bureau has communicated, as provided in Article 20, the international application to the following designated Offices on the date indicated above as the date of mailing of this Notice:

KR,US

In accordance with Rule 47.1(c), third sentence, those Offices will accept the present Notice as conclusive evidence that the communication of the international application has duly taken place on the date of mailing indicated above and no copy of the international application is required to be furnished by the applicant to the designated Office(s).

2. The following designated Offices have waived the requirement for such a communication at this time:

EP,JP

The communication will be made to those Offices only upon their request. Furthermore, those Offices do not require the applicant to furnish a copy of the international application (Rule 49.1(a-bis)).

3. Enclosed with this Notice is a copy of the international application as published by the International Bureau on

21 September 2000 (21.09.00) under No. WO 00/55975

REMINDER REGARDING CHAPTER II (Article 31(2)(a) and Rule 54.2)

If the applicant wishes to postpone entry into the national phase until 30 months (or later in some Offices) from the priority date, a demand for international preliminary examination must be filed with the competent International Preliminary Examining Authority before the expiration of 19 months from the priority date.

It is the applicant's sole responsibility to monitor the 19-month time limit.

Note that only an applicant who is a national or resident of a PCT Contracting State which is bound by Chapter II has the right to file a demand for international preliminary examination.

REMINDER REGARDING ENTRY INTO THE NATIONAL PHASE (Article 22 or 39(1))

If the applicant wishes to proceed with the international application in the national phase, he must, within 20 months or 30 months, or later in some Offices, perform the acts referred to therein before each designated or elected Office.

For further important information on the time limits and acts to be performed for entering the national phase, see the Annex to Form PCT/IB/301 (Notification of Receipt of Record Copy) and Volume II of the PCT Applicant's Guide.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer

J. Zahra

Telephone No. (41-22) 338.83.38

Facsimile No. (41-22) 740.14.35



PCT

NOTIFICATION OF RECEIPT OF RECORD COPY

(PCT Rule 24.2(a))

From the INTERNATIONAL BUREAU

HAYASE, Kenichi Hayase & Co. Patent Attorneys 8F, Esaka ANA Building 17-1, Enoki-cho Suita-shi Osaka 564-0053 **JAPON**



Date of mailing (day/month/year) 28 March 2000 (28.03.00)	IMPORTANT NOTIFICATION
Applicant's or agent's file reference P21794-PO	International application No. PCT/JP00/01543

The applicant is hereby notified that the International Bureau has received the record copy of the international application as detailed below.

Name(s) of the applicant(s) and State(s) for which they are applicants:

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. (for all designated States except US) FURUTANI, Senichi (for US)

International filing date

14 March 2000 (14.03.00)

Priority date(s) claimed

15 March 1999 (15.03.99)

Date of receipt of the record copy by the International Bureau

24 March 2000 (24.03.00)

List of designated Offices

EP:AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE National : JP, KR, US

ATTENTION

The applicant should carefully check the data appearing in this Notification. In case of any discrepancy between these data and the indications in the international application, the applicant should immediately inform the International Bureau.

In addition, the applicant's attention is drawn to the information contained in the Annex, relating to:

time limits for entry into the national phase

confirmation of precautionary designations

requirements regarding priority documents

A copy of this Notification is being sent to the receiving Office and to the International Searching Authority.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland

Authorized officer:

Shinji IGARASHI

Facsimile No. (41-22) 740.14.35

Telephone No. (41-22) 338.83.38

From the INTERNATIONAL BUREAU

PCT

NOTIFICATION CONCERNING SUBMISSION OR TRANSMITTAL OF PRIORITY DOCUMENT

(PCT Administrative Instructions, Section 411)

To:

JAPON

HAYASE, Kenichi Hayase & Co. Patent Attorneys 8F, Esaka ANA Building 17-1, Enoki-cho Suita-shi Osaka 564-0053



Date of mailing (day/month/year) 08 June 2000 (08.06.00)	
Applicant's or agent's file reference P21794-PO	IMPORTANT NOTIFICATION
International application No. PCT/JP00/01543	International filing date (day/month/year) 14 March 2000 (14.03.00)
International publication date (day/month/year) Not yet published	Priority date (day/month/year) 15 March 1999 (15.03.99)

Applicant

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al

- 1. The applicant is hereby notified of the date of receipt (except where the letters "NR" appear in the right-hand column) by the International Bureau of the priority document(s) relating to the earlier application(s) indicated below. Unless otherwise indicated by an asterisk appearing next to a date of receipt, or by the letters "NR", in the right-hand column, the priority document concerned was submitted or transmitted to the International Bureau in compliance with Rule 17.1(a) or (b).
- 2. This updates and replaces any previously issued notification concerning submission or transmittal of priority documents.
- 3. An asterisk(*) appearing next to a date of receipt, in the right-hand column, denotes a priority document submitted or transmitted to the International Bureau but not in compliance with Rule 17.1(a) or (b). In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.
- 4. The letters "NR" appearing in the right-hand column denote a priority document which was not received by the International Bureau or which the applicant did not request the receiving Office to prepare and transmit to the International Bureau, as provided by Rule 17.1(a) or (b), respectively. In such a case, the attention of the applicant is directed to Rule 17.1(c) which provides that no designated Office may disregard the priority claim concerned before giving the applicant an opportunity, upon entry into the national phase, to furnish the priority document within a time limit which is reasonable under the circumstances.

Priority date	Priority application No.	Country or regional Office or PCT receiving Office	of priority document
15 Marc 1999 (15.03.99)	11/68407	JP	26 May 2000 (26.05.00)

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland	Authorized officer Taïeb Akremi
Facsimile No. (41-22) 740.14.35	Telephone No. (41-22) 338.83.38



PCT

INFORMATION CONCERNING ELECTED OFFICES NOTIFIED OF THEIR ELECTION

(PCT Rule 61.3)

From the INTERNATIONAL BUREAU

To:

HAYASE, Kenichi
Hayase & Co. Patent Attorneys
8F, Esaka ANA Building
17-1, Enoki-cho
Suita-shi
Osaka 564-0053
JAPON



Date of mailing (day/month/year) 30 October 2000 (30.10.00)

Applicant's or agent's file reference

P21794-PO

IMPORTANT INFORMATION

International application No. PCT/JP00/01543

International filing date (day/month/year) 14 March 2000 (14.03.00) Priority date (day/month/year) 15 March 1999 (15.03.99)

Applicant

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al

1. The applicant is hereby informed that the International Bureau has, according to Article 31(7), notified each of the following Offices of its election:

EP:AT,BE,CH,CY,DE,DK,ES,FI,FR,GB,GR,IE,IT,LU,MC,NL,PT,SE National:JP,KR,US

2. The following Offices have waived the requirement for the notification of their election; the notification will be sent to thom by the International Bureau only upon their request:

None

3. The applicant is reminded that he must enter the "national phase" before the expiration of 30 months from the priority date before each of the Offices listed above. This must be done by paying the national fee(s) and furnishing, if prescribed, a translation of the international application (Article 39(1)(a)), as well as, where applicable, by furnishing a translation of any annexes of the international preliminary examination report (Article 36(3)(b) and Rule 74.1).

Some offices have fixed time limits expiring later than the above-mentioned time limit. For detailed information about the applicable time limits and the acts to be performed upon entry into the national phase before a particular Office, see Volume II of the PCT Applicant's Guide.

The entry into the European regional phase is postponed until 31 months from the priority date for all States designated for the purposes of obtaining a European patent.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland Authorized officer:

R. Forax

Telephone No. (41-22) 338.83.38

M



PCT

国際予備審查報告

(法第12条、法施行規則第56条) (PCT36条及びPCT規則70)

出願人又は代理人 の書類記号 P21794-PO	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。				
国際出願番号 PCT/JP00/01543	国際出願日 (日.月.年) 14.03.00	優先日 (日.月.年) 15.03.99			
国際特許分類(IPC) Int.	C1' H03M13/27				
出願人 (氏名又は名称) 松下電器	産業株式会社				
2. この国際予備審査報告は、この表系 この国際予備審査報告には、『		ジからなる。 基礎とされた及び/又はこの国際予備審			
IV					
国際予備審査の請求書を受理した日	国際予備審査報告を	·作成した日			

国際出願番号 PCT/JP00/01543

			•		^		
囯	際	7-	備	審	查	報	告

Ι.	国] 際予備審査報	告の基礎			
1.	応	の国際予備審 答するために CT規則70.1	は提出された差し替え用紙は、	づいて作成され この報告書にお	ıた。(法第6条(PCT ∂いて「出願時」とし、本	↑14条)の規定に基づく命令に <報告書には添付しない。
[x	出願時の国際	於出願書類			
[明細審 明細書 明細書	第 第 第	_ ページ、 _ ページ、 _ ページ、 _ ページ、	出願時に提出されたもの 国際予備審査の請求書と) : 共に提出されたもの 付の書簡と共に提出されたもの
(請求の範囲 請求の範囲 請求の範囲 請求の範囲	第 第 第 第 第		出願時に提出されたもの PCT19条の規定に基 国際予備審査の請求書と	を がき補正されたもの
(関面 図面 図面		ーへ、 _ページ/図、 _ページ/図、 _ページ/図、	国際予備審査の請求書と	
,		明細書の配列明細書の配列	川表の部分 第 川表の部分 第 川表の部分 第	_ページ、 _ページ、 _ページ、 _	出願時に提出されたもの 国際予備審査の請求書と	と共に提出されたもの 付の書簡と共に提出されたもの。
2.			質の言語は、下記に示す場合を			
	٤		下記の言語である			
	[のために提出されたPCT規 則48.3(b)にいう国際公開の記		う翻訳文の言語	
	[審査のために提出されたPC		:は55.3にいう翻訳文の言	語
3.	3	この国際出願に	は、ヌクレオチド又はアミノ 酢	竣配列を含んで :	おり、次の配列表に基づき	き国際予備審査報告を行った。
) () () ()	ここ出出出野原際ににに出出まる。	出願に含まれる書面による配出願と共に提出されたフレキ、この国際予備審査(または、この国際予備審査(または、 この国際予備審査(または	列表 シブルディスク 調査)機関に抵 調査)機関に抵 出願時における	/による配列表 是出された書面による配列 是出されたフレキシブルデ 国際出願の開示の範囲を	表
4.		明細書	下記の書類が削除された。 第 第 図面の第	項	ジ / 図	
5.		れるので、	備審査報告は、補充欄に示した その補正がされなかったもの。 ける判断の際に考慮しなければ	として作成した	。(PCT規則70.2(c)	範囲を越えてされたものと認めら この補正を含む差し替え用紙は上

V. 新規性、進歩性又は産業上の利用可能性についての法第12条(PCT35条(2))に定める見解、それを裏付ける 文献及び説明 1. 見解 請求の範囲 1~30 請求の範囲 _____ 有 新規性(N) 請求の範囲 _ 有 1~30 進歩性(IS) 請求の範囲 請求の範囲 1~30 有 産業上の利用可能性(IA) 請求の範囲 2. 文献及び説明(PCT規則70.7) WO, 95/16311, A (THOMSON CONSUMER ELECTRONICS), 15, 6月. 19 95 (15. 06. 95), FIG5&JP、08-511393, A 文献 2 ÉP、0715432, A (AT&T Corp.)、5.6月.1996 (05.06.96) FIG. 2&JP, 08-242217 第1および第2のオーバーフロー処理手段を有するブロックインタリーブ装置およびブロックデインタリーブ装置並びに方法については、上記1、2の文献のいずれにも 記載はなく、またその記載事項から容易に想到し得たものとも認められない。

第Ⅱ章

国際予備審査請求書

出類人は、次の国際出類が特許強力条約に従って国際予備審極の対象とされることを請求し、 選択支格のある全ての国を選択する。ただし、特段の表示がある場合を除く。

	- 四原子研究	上機以記入機]	
国際子偏等交換器の確認		請求書の受理の日		
第21年第1日第1日第1日第二日第		出稲人文は代理人の書	ыты Р 2	1794-P0
西班出城寺 4	国際出版日(日、月、年)	,	1	のもの) (日. 月. 年)
PCT/JP00/01543	14.03	. 00	1 5	. 03. 99
プロックインタリーブ装置	, ブロックデイ	ンタリーブ装置	置,ブロック	フインタ
リーブ方法、およびブロッ	クデインタリー	ブ方法		
第日棚 比顺人				
- 弐名(名称)及びあて名: (姓・名の頃に記載: 佐人は2	公式の完全な名称を記載;。	あて名は郵便番号及び図	35 <i>EA</i>)	基語書号:
松下電器産業株式会社 Matsus	hita Electric In	dustrial Co., L	.td.	06-6908-2974
〒571-8501 日本国大阪府門真	「市大字門真10	0 6番地		ファクシミリ番号:
1006, Oaza Kadoma, Kadoma-	shi, OSAKA 57	1-8501 JAPAN	1	06-6909-0053
		•		加入难信番号:
回m (回名): 日本国 JAPAN				APAN
弐名(名称)及びあて名: (左・名の順に記載: 法人に会	2式の完全な名称を記載 。	5 て名は郵便番号及び国4	8 5 <i>iZ \$)</i>	
古谷専一 F	URUTANI Sen	ichi		
〒574-0015 日本国大阪府大東	市野崎2-9-	2 7		
2-9-27, Nozaki, Daito-shi, OS.	AKA 574-0015	JAPAN		-
		0111111		
ロボ (四名): 日本国 JAPAN		住所(图名):	日本国 。	JAPAN
氏名(名称)及びあて名: (左・名の間に記録:佐人は2	(式の完全な名称を記載:)	て名は郵便番号及び国名	3 t <i>IL-A(</i>)	
II (B4) :		住所 <i>(国名)</i> :		
その他の出願人が紀葉に記載されている。				

			_		_
V	G IZZ	ш	ĸú	悉	중

		2	ĭ	PCT/	JP00/01543
第四個 代型人文	は非通の代裂省、	通知のあ	て名		
下記に記載された者は、 💟	代理人 スロー	番 として		_	
	って、国際予論審査についても出	新人を代理する者で3	うる。		
一 今回新たに選択された	者である。 先に選任されていた	代理人又は共通の代表	炎者に解任された。		
「 実に選任された代理人	又に共通の代表者に加えて、特に	国籍于编译立理 团にX	すする手段さのため(三、今回新たに選	任された者である。
先者 (名称) 及びあて名: (左・名 8181 - 年刊十一日	のMにNA:EAにARの定金な 瀬 憲 — HAYA	3#&Z#; 573/	1単一の 火水 自動車	5.足根)	4255 9 :
	国大阪府吹田市江の		. =		06-6380-5822
	日空ビル8階 早港		L 万		ファクシミリ番号:
HAYASE&CO. Pat	ent Attorneys,	外可可于多历门			06-6380-2377
8F, Esaka ANA Blo	lg., 17-1, Enoki-cho	, Suita-shi,			加入超信益号:
OSAKA 564-0053 .	JAPAN		<u>.</u>	- · - · · · ·	
通知のためのあて名: 代理。	くスは共通の代表者が選任されて、	おらず、上記枠内に着	Fに通知が送付される	あて名を記載し	ている場合は、レ印を付す。
第12個 国際子伽	遊遊に対する基本	等			
3. 世期人庁、国際流遊者第 世間を行われた福祉者が (この日は、神界協力集 *記入がない場合は、1)相逆がないか	田瀬時のものを基礎とす。 一 特許協力条約第34条の制 田瀬時のものを基礎とす。 日瀬時のものを基礎とす。 特許協力条約第34条の制 日瀬時のものを基礎とす。 特許協力条約第34条の制 田瀬崎のものを基礎とす。 一 出瀬崎のものを基礎とす。 日前協力条約第34条の制 第19条の規定に基づく請求の額 の等しの受強の対応に基づく傾向が の等しの表別を表別が のののののののののでは、対 ののののでは、対 のののののののでは、対 のののののでは、対 ののののののののののののでは、対 ののののののののののののののののののののののののののののののののの	現定に基づいてなされること。 現定に基づいてなされること。 現定に基づいてなされれること。 現定に基づいてなされれること。 現定に基づいてなされれること。 現定に基づいてなさればなさればないではなった。 ではながってなる。 ではながなる。 ではながらない。 ではないでは、 ではないではないでは、 ではないでは、 ではないでは、 ではないでは、 ではないでは、 ではないではないでは、 ではないではないでは、 ではないではないではないでは、 ではないではないではないでは、 ではないではないではないではないではないではないではないではないではないではない	た補正(添付した及 た補正を基礎とする た補正を基礎とする た補正を基礎とする た 補正を基礎と するののので、 かった受別を かった でを即を に かった で かった で かった で したす に していないと に て いないと	明書も含む)を記 こと。 こと。 取り消されたもの 関語を必ずできる。 出類時の国際の	9とみなして開始することを希望で 7が、特許協力条約第19条の規定に 6 9、1(d))。
国語予備確認を行うための言語は、E	1.本質	であり、			
レ 国際出版の委出時の言語	である.				
国際開発のために提出し	た開訳文の含語である。				
国際出版の公開の言語で	シ っろ。				
四原子倫達登の目的のた	めに型出した錯訳文の言語である	•			
第~暦 国の選択					
出類人は、選択資格のある全て	の岸定図(即ち、駅に出瀬人によ	って指定されており、	かつ特許協力条約	第Ⅱ章に拘束され	ている国)を選択する。
ただし 川崎 しきかの可の多形	crai pu				

国際出級番号

PCT/JP00/01543

4	

2	
3	

35 1 1 1 1 1 1 1 1 1			
この国際予測審定請求等には、国際予測等室のために、第12に記載する言語による基類が条付されてい	- さ .	国際予研署	变機關記入 ##
		受 領	未 受 海
1. 質熱出痛の翻訳女・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	伩		
2. 特許協力条約第34条の規定に基づく補正書・・・・・・・	枚		
3. 特廷強力委員部により後の規定に基づく制正確((文達)委員部による場合に関する。	枚		
4. 特許協力条約項上9条の規定に基づく規則等 (文法、要求された場合は開設文)の写し・・・・・・・・	枚		
5. 資額・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	枚		
6. その他(喜紅名を基体的に記載する):	钕		
この国際子演等姿調水書には、さらに下足の事業が添付されている。			
1. 🗸 手数科計算用紙 3. 包括委任状の写し			
☑ 請付する主急符に担当する特許印紙を 4. □ 記名押印(署名)に関する説明 □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □	#		
✓ 国際事務局の口選への優込を証明する書面 5.	没		
2. 別盟の記名押印された委任状 6. その他(書類名を具体的に記載	ナる):		
第VII欄 提出者の記名押印			
多人の氏名(名称)を記載し、その次に押印する。			
		•	
早瀬憲一『記書			
1. 国際予備審定請求書の実際の受理の日			_
2. 規則 は O. 1 (b)の規定による関語予備審逐請求審の受理の日の訂正後の日付	, ,		
3. ② 後先日から19月を経過後の国際予備審議請求書の受理。ただし、以下の4,5の項目にはあ	てはまらない	い。 田瀬人	に通知した。
i. 規則 80.5により延長が認められている優先日から19月の期間内の国際予備審査請求書の	受理		
・ 変先日から19月を経過後の国際予備審査額求書の受理であるが規則82により認められる。			
国際事務局記入书	湖		
膜子偏接室訓求書の国際子偏審金幾限からの受倒の日:			

PCT

NOTIFICATION OF TRANSMITTAL OF COPIES OF TRANSLATION OF THE INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Rule 72.2)

From the INTERNATIONAL BUREAU

To:

HAYASE, Kenichi Hayase & Co. Patent Attorneys 8F, Esaka ANA Building 17-1, Enoki-cho

Suita-shi Osaka 564-0053

JAPON



Date of mailing (day/month/year)

29 May 2001 (29.05.01)

Applicant's or agent's file reference

P21794-PO

International application No.

PCT/JP00/01543

IMPORTANT NOTIFICA

International filing date (day/month/year) 14 March 2000 (14.03.00)

Applicant

MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD. et al.

1. Transmittal of the translation to the applicant.

The International Bureau transmits herewith a copy of the English translation made by the International Bureau of the international preliminary examination report established by the International Preliminary Examining Authority.

2. Transmittal of the copy of the translation to the elected Offices.

The International Bureau notifies the applicant that copies of that translation have been transmitted to the following elected Offices requiring such translation:

EP,US

The following elected Offices, having waived the requirement for such a transmittal at this time, will receive copies of that translation from the International Bureau only upon their request:

JP,KR

3. Reminder regarding translation into (one of) the official language(s) of the elected Office(s).

The applicant is reminded that, where a translation of the international application must be furnished to an elected Office, that translation must contain a translation of any annexes to the international preliminary examination report.

It is the applicant's responsibility to prepare and furnish such translation directly to each elected Office concerned (Rule 74.1). See Volume II of the PCT Applicant's Guide for further details.

The International Bureau of WIPO 34, chemin des Colombettes 1211 Geneva 20, Switzerland Authorized officer

Eliott Peretti

Telephone No. (41-22) 338.83.38

Facsimile No. (41-22) 740.14.35

Form PCT/IB/338 (July 1996)

4050724





PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference P21794-PO	FOR FURTHER ACTION	SeeNotificate Examination	ionofTransmittalofInternational Preliminary Report (Form PCT/IPEA/416)
International application No. PCT/JP00/01543	International filing date (day-n 14 March 2000 (14.0		Priority date (day month year) 15 March 1999 (15.03.99)
International Patent Classification (IPC) or n H03M 13/27	ational classification and IPC		
Applicant MATSUS	SHITA ELECTRIC INDU	STRIAL C	O., LTD.
and is transmitted to the applicant ac 2. This REPORT consists of a total of This report is also accompaning the been amended and are the base Rule 70.16 and Section 607 of These annexes consist of a total section. 3. This report contains indications related to the applicant accompanies and accompanies are the base Rule 70.16 and Section 607 of These annexes consist of a total section.	scording to Article 36.	ng this cover sl of the descri	ption, claims and/or drawings which have tifications made before this Authority (see
IV Lack of unity of invention of the Lack of unity of the Lack of unity of invention of the Lack of unity of unity of the Lack of unity o	under Article 35(2) with regard ations supporting such statement	to novelty. invt	ep and industrial applicability
Date of submission of the demand 29 August 2000 (29.08)		completion of 22 Dec	f this report cember 2000 (22.12.2000)
Name and mailing address of the IPEA/JP	Author	ized officer	
Facsimile No.	Telepho	one No.	



International application No.

PCT/JP00/01543

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

	of the rep		
1. With	regard to	the elements of the international application:*	
\boxtimes	the inter	rnational application as originally filed	
Ħ	the desc	ription:	
نـــ			as originally filed
			, filed with the demand
	pages	. filed with the letter of	
	the clain	ms:	
	pages		as originally filed
	pages	. as amended (together with any sta	tement under Article 19
	pages		. Thed with the deman-
	pages	, filed with the letter of	
	the drav	wings:	
	pages		as originally filed
	pages		- A
	pages	filed with the letter of	
	the seque	ence listing part of the description:	
لــا	pages		as originally filed
	pages		Hied with the demand
	pages	, filed with the letter of	
2 11::41	a ragged to	o the language, all the elements marked above were available or furnished to this Authority	
the i	internation	nal application was filed, unless otherwise indicated under this item. ats were available or furnished to this Authority in the following language	which is:
The	se elemen I	its were available or furnished for the purposes of international search (under Rule 23 1/h))	
		aguage of a translation furnished for the purposes of international search (under Rule 23.1(b)).	
<u> </u>	the lan	nguage of publication of the international application (under Rule 48.3(b)). Inguage of the translation furnished for the purposes of international preliminary examination	n (under Rule 55.2 and/
L_	the lan or 55.3		`
		to any nucleotide and/or amino acid sequence disclosed in the international applic	ation, the international
3. With	tn regard Iiminary e	examination was carried out on the basis of the sequence listing:	
	-	ned in the international application in written form.	
		ogether with the international application in computer readable form.	
	-	hed subsequently to this Authority in written form.	
	furnish	hed subsequently to this Authority in computer readable form.	
	interna	statement that the subsequently furnished written sequence listing does not go beyond ational application as filed has been furnished.	
	The st	tatement that the information recorded in computer readable form is identical to the writ furnished.	ten sequence listing has
4.	The an	mendments have resulted in the cancellation of:	
ا <i></i>		the description, pages	
	Ħ	the claims. Nos.	
	\Box	the drawings, sheets/fig	
5.	This re	eport has been established as if (some of) the amendments had not been made, since they had the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).**	ve been considered to go
in t	placement this report 170.17).	sheets which have been furnished to the receiving Office in response to an invitation under a rt as "originally filed" and are not annexed to this report since they do not contain o	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
** Any	replacen	ment sheet containing such amendments must be referred to under item 1 and annexed to this t	report.



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

international application No.

PCT/JP00/01543

Statement			
Novelty (N)	Claims	1-30	YES
	Claims		NO NO
Inventive step (IS)	Claims	1-30	YES
	Claims		NO.
Industrial applicability (IA)	Claims	1-30	Y.E.S
	Claims		NO

2. Citations and explanations

Document 1: WO, 95/16311, A (THOMSON CONSUMER ELECTRONICS), 15 June 1995 (15.06.95), Fig. 5 & JP, 08-511393, A

Document 2: EP, 0715432, A (AT&T CORP.), 5 June 1996 (05.06.96), Fig. 2 & JP, 08-242217

A block interleave device and block deinterleave device having a first and second overflow processing means and a method therefor are not described in the aforesaid document 1 or 2, and do not appear to be easy to conceive based on the matters described therein.





特許協力条約

REC'D 1 9 JAN 2001
WIPO PCT

PCT

国際予備審査報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の書類記号 P21794-PO		祭予備審査報告の送付通知(様式PCT/ PEA/416)を参照すること。		
国際出願番号 PCT/JP00/01543	国際出願日 (日.月.年) 14.03.0	優先日 (日.月.年) 15.03.99		
国際特許分類 (IPC) Int.	Cl' H03M13/27			
出願人 (氏名又は名称) 松下電器	産業株式会社			
2. この国際予備審査報告は、この表制 この国際予備審査報告には、附 査機関に対してした訂正を含む (PCT規則70.16及びPCT	表を含めて全部で 3 対	 この報告の基礎とされた及び/又はこの国際予備審		
この財際予備審査報告は、次の内容を含む。 I 国際予備審査報告の基礎 II				
国際予備審査の請求書を受理した日 29.08.00	国際予備審	香報告を作成した日 22.12.00		
名称及びあて先 日本国特許庁(IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番	3号	宇 (権限のある職員) 5 K 8 1 2 4 中 研一 印 の 3 - 3 5 8 1 - 1 1 0 1 内線 3 5 5 5		



国際予備審査報告

国際出願番号 PCT/JP00/01543

I.	1	国際予備審査報	最告の基礎			
1.	J		こ提出された差し替え用紙は			14条)の規定に基づく命令に 報告書には添付しない。
	x	出願時の国際	奈出願書類			
:		明細書 明細書 明細書	第 第 	ページ、 ページ、 ページ、 ページ、	出願時に提出されたもの 国際予備審査の請求書と	
		請求の範囲 請求の範囲 請求の範囲 請求の範囲	第 第 第 第	項、 項、 項、 	出願時に提出されたもの PCT19条の規定に基 国際予備審査の請求書と	づき補正されたもの
		図面 図面	第 第 第	ページ/図、 ページ/図、 ページ/図、	国際予備審査の請求書と	
		明細書の配列	表の部分 第 表の部分 第 表の部分 第	ページ、 ページ、 ページ、	出願時に提出されたもの 国際予備審査の請求書と	
2.	-	上記の出願書類	の言語は、下記に示す場合	を除くほか、この	の国際出願の言語である。	
	- [[国際調査の	下記の言語である のために提出されたPCT規 則48.3(b)にいう国際公開の 審査のために提出されたP(言語	う翻訳文の言語	<u> </u>
3.	3	この国際出願は	t、ヌクレオ チド又はア ミノ	酸配列を含んでは	おり、次の配列表に基づき	国際予備審査報告を行った。
	□ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出されたフレキシブルディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出されたフレキシブルディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列とフレキシブルディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。					
4.	4. 補正により、下記の書類が削除された。					
5.		れるので、そ	審査報告は、補充欄に示し の補正がされなかったもの る判断の際に考慮しなけれ	として作成した。	(PCT規則70.2(c) こ	囲を越えてされたものと認めら の補正を含む差し替え用紙は上



国際予備審査報告

国際出願番号 PCT/JP00/01543

V. 新規性、進歩性又は産業上の利用可能 文献及び説明	性についての法第12条 (P(CT35条(2)) に定める見解	『、それを裏付ける
1. 見解			
新規性(N)	請求の範囲 請求の範囲	1~30	
進歩性(IS)	請求の範囲	1~30	
産業上の利用可能性 (IA)	請求の範囲 請求の範囲	1~30	有
2. 文献及び説明 (PCT規則70.7) 文献 1 WO, 95/16311, A (95 (15.06.95), F	THOMSON CONSUMER EL IG5&IP.08-	ECTRONICS), 15,	6月. 19

文献2 EP、0715432, A (AT&T Corp.)、5.6月.1996 (05.06.96) FIG.2&JP, 08-242217

第1および第2のオーバーフロー処理手段を有するブロックインタリーブ装置および ブロックデインタリーブ装置並びに方法については、上記1、2の文献のいずれにも 記載はなく、またその記載事項から容易に想到し得たものとも認められない。





PCT

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

Applicant's or agent's file reference P21794-PO	FOR FURTHER ACTION		onofTransmittalofInternational Preliminary Report (Form PCT/IPEA/416)	
International application No.	International filing date (day/n	-	Priority date (day/month/year)	
PCT/JP00/01543	14 March 2000 (14.	03.00)	15 March 1999 (15.03.99)	
International Patent Classification (IPC) or national classification and IPC H03M 13/27				
Applicant MATSU:	SHITA ELECTRIC INDU	JSTRIAL CO	D., LTD.	
This international preliminary examinant and is transmitted to the applicant action.		by this Interna	ational Preliminary Examining Authority	
2. This REPORT consists of a total of	sheets, including	ng this cover sh	neet.	
been amended and are the ba	nied by ANNEXES, i.e., sheets sis for this report and/or sheets of the Administrative Instruction	containing rect	ption, claims and/or drawings which have tifications made before this Authority (see CT).	
These annexes consist of a to	otal of sheets.			
3. This report contains indications rela	ting to the following items:			
Basis of the report				
II Priority	II Priority			
III Non-establishment of	of opinion with regard to novelt	y, inventive ste	p and industrial applicability	
III I sale of units of invention				
Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement				
Cortain documents sited				
Contain defeate in the intermetional application				
VII Certain defects in the international application				
VIII Certain observations on the international application				
Date of submission of the demand	Date o	f completion o	f this report	
29 August 2000 (29.0	8.00)	22 De	cember 2000 (22.12.2000)	
Name and mailing address of the IPEA/JP	Autho	rized officer		
Facsimile No	Teleph	none No.		



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

mternational application No.

PCT/JP00/01543

	of the report	
1. With	regard to the elements of the international application:*	
\boxtimes	the international application as originally filed	
\Box	the description:	
	pages	, as originally filed
	pages	, filed with the demand
	pages, filed with the letter of	·
	the claims:	
		, as originally filed
	pages, as amended (together with a	my statement under Article 19
	pages	, filed with the demand
	pages, filed with the letter of	
	the drawings:	
	pages	, as originally filed
	pages	, filed with the demand
	pages, filed with the letter of	
	the sequence listing part of the description:	
_	pages	, as originally filed
	pages	, filed with the demand
Ì	pages, filed with the letter of	
the in Thes	regard to the language, all the elements marked above were available or furnished to this Authoritemetrational application was filed, unless otherwise indicated under this item. e elements were available or furnished to this Authority in the following language the language of a translation furnished for the purposes of international search (under Rule 23. the language of publication of the international application (under Rule 48.3(b)). the language of the translation furnished for the purposes of international preliminary exam or 55.3). In regard to any nucleotide and/or amino acid sequence disclosed in the international minary examination was carried out on the basis of the sequence listing: contained in the international application in written form. filled together with the international application in computer readable form. furnished subsequently to this Authority in written form. The statement that the subsequently furnished written sequence listing does not go international application as filed has been furnished. The statement that the information recorded in computer readable form is identical to the been furnished.	which is: 1(b)). ination (under Rule 55.2 and/ application, the international beyond the disclosure in the
in th	The amendments have resulted in the cancellation of: the description, pages the claims, Nos the drawings, sheets/fig This report has been established as if (some of) the amendments had not been made, since the beyond the disclosure as filed, as indicated in the Supplemental Box (Rule 70.2(c)).** Tacement sheets which have been furnished to the receiving Office in response to an invitation units report as "originally filed" and are not annexed to this report since they do not contains.	nder Article 14 are referred to
i	70.17). replacement sheet containing such amendments must be referred to under item 1 and annexed to	o this report.



INTERNATIONAL PRELIMINARY EXAMINATION REPORT

PCT/JP00/01543

atement	•		
Novelty (N)	Claims	1-30	YE:
	Claims		NO
Inventive step (IS)	Claims	1-30	YE:
	Claims		NO
Industrial applicability (IA)	Claims	1-30	YE
	Claims		NO

2. Citations and explanations

Document 1: WO, 95/16311, A (THOMSON CONSUMER ELECTRONICS), 15 June 1995 (15.06.95), Fig. 5 & JP, 08-511393, A

Document 2: EP, 0715432, A (AT&T CORP.), 5 June 1996 (05.06.96), Fig. 2 &JP, 08-242217

A block interleave device and block deinterleave device having a first and second overflow processing means and a method therefor are not described in the aforesaid document 1 or 2, and do not appear to be easy to conceive based on the matters described therein.



EP · VS

PÇT

国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 P 2 1 7 9 4 - P O	及び下記5を参照すること。			
国際出願番号 PCT/JP00/01543	国際出願日 (日.月.年) 14.03.00	優先日 (日.月.年) 15.03.99		
出願人 (氏名又は名称) 松下電器産業	株式会社			
国際調査機関が作成したこの国際調 この写しは国際事務局にも送付され	査報告を法施行規則第41条(PCT1 る。	8条)の規定に従い出願人に送付する。		
この国際調査報告は、全部で2	ページである。			
□ この調査報告に引用された先行	技術文献の写しも添付されている。 			
□この国際調査機関に提出さ	くほか、この国際出願がされたものに された国際出願の翻訳文に基づき国際!!	間査を行った。		
□この国際出願に含まれる				
□ この国際出願と共に提出る	されたフレキシブルディスクによる配列	刊表		
出願後に、この国際調査権	後関に提出された書面による配列表	ı		
出願後に、この国際調査を	g 関に提出されたフレキシブルディスク	けによる配列表		
	よる配列表が出願時における国際出願の	の開示の範囲を超える事項を含まない旨の陳述		
書の提出があった。	した配列とフレキシブルディスクによる	る配列表に記録した配列が同一である旨の陳述		
書の提出があった。				
2. 請求の範囲の一部の調査	ができない(第I欄参照)。	•		
3. 登明の単一性が欠如して	いる(第Ⅱ欄参照)。			
4. 発明の名称は 🗓 🗵	願人が提出したものを承認する。	•		
	に示すように国際調査機関が作成した	-0		
	•			
5. 要約は 🗴 🖰	 願人が提出したものを承認する。			
	5Ⅲ欄に示されているように、法施行規 国際調査機関が作成した。出願人は、こ D国際調査機関に意見を提出することが	担則第47条(PCT規則38.2(b))の規定により の国際調査報告の発送の日から1カ月以内にこ ぶできる。		
6. 要約書とともに公表される図に 第 <u>1</u> 図とする。 x 出	t、 出願人が示したとおりである。	□ なし		
_ B	出願人は図を示さなかった。	:		
	x図は発明の特徴を一層よく表している			



Α.	発明の属する分野の分類(国	際特許分類(IPC))
	Int. Cl' H03M13	/27

B. 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H03M13/27

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報(Y1、Y2)

1926-2000

日本国公開実用新案公報(U)

1971-2000

日本国登録実用新案公報(U)

1994-2000

日本国実用新案登録公報(Y 2)

1996-2000

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献			
引用文献の カテゴリー*	1000年100日 100日 100日 100日 100日 100日 100日	関連する請求の範囲の番号	
А	WO, 95/16311, A (THOMSON CONSUMER ELECTRONICS), 15, 6月. 1995 (15. 06. 95), FIG5&JP、0 8-511393, A	1~30	
A	EP、0715432, A (AT&T Corp.)、5.6月. 1996 (05.06.96) FIG. 2&JP, 08-2422 17	1~30	

□ C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

16.06.00

国際調査報告の発送日

27.06.0**0**

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員) 石井 研一 5K 8124

電話番号 03-3581-1101 内線 3555